检索结果-内蒙古大学图书馆

您好，读者！请登录

内蒙古大学图书馆

首页
概况
党建
资源
服务
科研支持
- 论文收录引用证明
- 科技查新
知识产权
档案馆
帮助

咨询与建议

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

您的常用邮箱：*

您的手机号码：*

问题描述：

当前已输入0个字，您还可以输入200个字

全部搜索
期刊论文
图书
学位论文
标准
纸本馆藏
外文资源发现
数据库导航
超星发现

高级检索

时间限定

出版年份：

文献类型

图书期刊文献学位论文多媒体

馆藏选择

电子馆藏纸本馆藏

核心期刊

全部期刊 SCI 收录期刊 SSCI 收录期刊 EI 收录期刊 CSCD 收录期刊 CSSCI 收录期刊

语言

中文英文

文献类型

期刊文献图书学位论文标准纸本馆藏

帮助

文字说明：

T=题名（书名、题名），A=作者（责任者），K=主题词，P=出版物名称，PU=出版社名称，O=机构（作者单位、学位授予单位、专利申请人），L=中图分类号，C=学科分类号，U=全部字段，Y=年（出版发行年、学位年度、标准发布年）

检索规则说明：

AND代表“并且”；OR代表“或者”；NOT代表“不包含”；(注意必须大写,运算符两边需空一格)

检索范例：

范例一：(K=图书馆学 OR K=情报学) AND A=范并思 AND Y=1982-2016
范例二：P=计算机应用与软件 AND (U=C++ OR U=Basic) NOT K=Visual AND Y=2011-2016

分类表

所选分类

>> <<

限定检索结果

文献类型

232 篇 专利
114 篇 学位论文
70 篇 期刊文献
1 篇 会议

馆藏范围

417 篇 电子文献
0 种 纸本馆藏

日期分布

学科分类号

185 篇 工学
- 175 篇 电子科学与技术（可...
- 6 篇 计算机科学与技术...
- 5 篇 仪器科学与技术
- 5 篇 信息与通信工程
- 4 篇 机械工程
- 2 篇 光学工程
- 2 篇 材料科学与工程（可...
- 1 篇 动力工程及工程热...
- 1 篇 电气工程
- 1 篇 控制科学与工程
- 1 篇 兵器科学与技术
- 1 篇 软件工程
3 篇 理学
- 2 篇 系统科学
- 1 篇 物理学
2 篇 管理学
- 2 篇 管理科学与工程(可...

主题

185 篇 流水线模数转换器
26 篇 低功耗
21 篇 运算放大器
14 篇 采样保持电路
12 篇 数字校正
12 篇 运放共享
10 篇 比较器
10 篇 栅压自举开关
9 篇 数字校准
8 篇 mdac
8 篇 动态比较器
7 篇 cmos
7 篇 电荷域
7 篇 开关电容电路
6 篇 采样保持
6 篇 运放共享技术
5 篇 cmos图像传感器
5 篇 增益数模单元
5 篇 低功耗设计
5 篇 电容失配

机构

44 篇 西安电子科技大学
34 篇 复旦大学
33 篇 电子科技大学
24 篇 中国电子科技集团...
21 篇 中国电子科技集团...
20 篇 中国科学院微电子...
17 篇 东南大学
16 篇 天津大学
11 篇 中国电子科技集团...
10 篇 上海华虹宏力半导...
10 篇 北京特邦微电子科...
8 篇 清华大学
8 篇 黄山学院
8 篇 上海交通大学
7 篇 西安交通大学
7 篇 北京时代民芯科技...
7 篇 北京微电子技术研...
7 篇 中国科学技术大学
6 篇 联发科技私人有限...
6 篇 西安启微迭仪半导...

作者

33 篇 陈珍海
27 篇 于宗光
17 篇 魏敬和
17 篇 任俊彦
15 篇 季惠才
14 篇 许俊
13 篇 朱樟明
13 篇 叶凡
11 篇 杨银堂
11 篇 殷秀梅
11 篇 钱宏文
11 篇 朱红卫
11 篇 chen zhenhai
10 篇 周煜凯
10 篇 杨培
10 篇 黄嵩人
10 篇 李宁
9 篇 周云
9 篇 吕坚
9 篇 苏小波

语言

417 篇 中文

检索条件"主题词=流水线模数转換器"

共 417 条记录，以下是331-340 订阅

全选清除本页清除全部题录导出标记到"检索档案"

详细简洁

排序：

0.18μm CMOS Pipelined ADC新型校正算法研究

0.18μm CMOS Pipelined ADC新型校正算法研究

引用

作者：覃浩洋电子科技大学

学位级别：硕士

数字通信和信号处理系统的不断发展,使人们对模数转换器性能的要求越来越高。在现有CMOS工艺条件下单靠模拟电路设计,模数转换器的速度和精度几乎已到极限。使用校正技术补偿和纠正误差对输出的影响,是充分利用现有集成电路设计技术,突... 详细信息

数字通信和信号处理系统的不断发展,使人们对模数转换器性能的要求越来越高。在现有CMOS工艺条件下单靠模拟电路设计,模数转换器的速度和精度几乎已到极限。使用校正技术补偿和纠正误差对输出的影响,是充分利用现有集成电路设计技术,突破工艺限制,提高性能的重要手段。因拥有高速、高精度、低功耗和芯片占用面积小的优势,并可以通过冗余位设计校正每级比较器的失调误差,多级流水线模数转换器得到了广泛的发展和应用。在传统的流水线模数转换器设计中,数字输出的错误被准确的发现需要流水线模数转换器的级间增益足够准确,但不断降低的电源电压使模数转换器中的相应的模拟电路模块越来越难于设计。为解决这个难题,基于冗余位多级流水线模数转换器结构,提出补偿流水线模数转换器级间增益误差的后台校正技术。通过补偿级间增益误差,降低模拟电路设计对运算放大器增益和电容匹配度的要求,提高系统的线性度。首先,分析冗余位模数转换器的组成结构和转换特点,研究残差放大器结构和重点分析级间增益误差的产生源。在了解现有的一些级间增益误差校正算法和结构的基础上,基于数字后台校正算法和结构展开研究。一个由伪随机序列控制产生的校正信号序列加入到了输入信号序列中,通过校正信号跟随输入信号的传递,测量级间增益误差的大小。然后通过测量到的级间增益误差,动态调整校正系数,并在后台数字域实现对增益误差的校正。由于采用后台校正技术,所以不会中断数据的转换。其次,根据所设计的级间增益误差校正算法,采用MATLAB对一个12位100兆赫兹采样频率流水线模数转换器进行系统建模。仿真结果表明,在增加了级间增益误差校正后,系统的线性度得到了有效提高。基于0.18μm SMIC Si-CMOS模型,采用HSPICE对12位100兆赫兹采样频率流水线模数转换器数字后台校正电路进行模拟仿真。结果显示数字后台校正电路实现了所设计的级间增益误差校正算法,级间增益误差得到了较好的补偿。在1.8V的电源电压下,数字后台校正电路的功耗为1.85mW。

关键词：流水线模数转换器级间增益误差数字后台校正

来源：评论

学校读者我要写书评

暂无评论

高速高精度流水线ADC的MDAC的研究与设计

高速高精度流水线ADC的MDAC的研究与设计

引用

作者：王亚复旦大学

学位级别：硕士

模数转换器是现在电子系统中连接模拟世界和数字世界的核心电路模块。随着无线通信技术的发展,高速高精度的数据转换器在信号处理模块中发挥着越来越重要的作用。相比于逐次积分型、快闪以及过采样等结构的模数转换器,流水线型模数转换... 详细信息

模数转换器是现在电子系统中连接模拟世界和数字世界的核心电路模块。随着无线通信技术的发展,高速高精度的数据转换器在信号处理模块中发挥着越来越重要的作用。相比于逐次积分型、快闪以及过采样等结构的模数转换器,流水线型模数转换器由于兼顾精度和速度,是目前通信系统中首选的模数转换器结构。增益数模单元电路作为流水线模数转换器的重要组成电路,其性能对整个系统的速度和精度有着直接性的影响,并且功耗占了整个系统的绝大部分。如何分配每级增益数模单元电路的转换精度以及增益数模单元电路的实现也成为设计高速高精度流水线模数转换器的一个热点问题。论文首先阐述了增益数模单元电路基本理论。通过对建立精度,建立速度以及噪声的分析,确定了六级的模数转换器结构：然后对每级的采样电容进行优化,使功耗达到最优；接着对两种常见的采样电路结构进行比较,确定第一级电路的采样电路结构；最后依据上述分析,确定增益数模单元电路核心模块运放的设计指标,开展包括运放、共模反馈电路等电路的设计。论文的主要工作一和创新点在于：1)对MDAC的噪声模型进行了推导,得出了一个定量的结果。2)对每级多位MDAC的SFDR进行了理论推导3)对增益自举运放中的辅助运放做了改进,使其满足高精度的要求。该流水线模数转换器采用中芯国际0.13um一层多晶八层金属的CMOS工艺实现。利用Cadence Spectre软件对所设计的电路进行仿真验证。仿真结果表明,当输入信号为99.21875MHz、摆幅为600mV的正弦波信号,采样频率200MHz时,得到第一级的输出SFDR为92.4567dB,满足了14-b线性度的设计指标；第二级和第三极的SFDR分别为78.7dB和70.24dB,满足了11-b和9-b的线性度,验证了推导的结果。

关键词：流水线模数转换器余量增益单元电路增益自举共模反馈电路

来源：评论

学校读者我要写书评

暂无评论

标准数字CMOS工艺下视频模拟前IP核的设计

标准数字CMOS工艺下视频模拟前IP核的设计

引用

作者：顾今龙复旦大学

学位级别：硕士

视频模拟前端芯片主要的功能是对模拟视频信号进行滤波、放大和量化,使模拟信号转换成可以被数字信号处理模块处理的数字信号。视频模拟前端被广泛地应用于数码相机、摄像机、数字电视和监视器等消费类电子产品中。因此,设计高性能、高... 详细信息

视频模拟前端芯片主要的功能是对模拟视频信号进行滤波、放大和量化,使模拟信号转换成可以被数字信号处理模块处理的数字信号。视频模拟前端被广泛地应用于数码相机、摄像机、数字电视和监视器等消费类电子产品中。因此,设计高性能、高兼容性、低成本的视频前端芯片具有很大的市场价值。本文的研究课题是带宽和增益可配置的高速、高精度、低功耗的视频模拟前端(videoanalogfrontend,VAFE)IP核。\n 本文设计了一个10位精度、100兆赫兹采样频率的视频模拟前端IP核。该IP核的主要模块有箝位电路、低通滤波器(lowpassfilter,LPF)和集成了可编程增益放大器(programmablegainamplifier,PGA)的流水线模数转换器(analogdigitalconverter,ADC)。本文研究了视频模拟前端各主要模块性能和模拟前端的整体性能之间的关系,并在这些研究的基础上,根据系统性能可配置的设计思想,提出了适合各个模块的不同的可配置方案。\n 作者通过研究不同结构的箝位电路,提出了适合本模拟前端的电荷泵结构的箝位电路,利用数字信号控制箝位电路的充放电电流,实现了高速高精度的箝位功能。为了满足视频信号对带宽的要求,本文提出了具有高通带、带宽可配置的低通滤波器。低通滤波器的最大带宽可达40兆赫兹,并且可以通过调节电阻阵列实现带宽可调。\n 最后,本文设计了一个10位100兆赫兹流水线结构的ADC。这个ADC集成了一个PGA,实现了增益可调。并且采用错列金属叉指电容和共极板金属叉指电容来代替金属-绝缘体-金属(metal-insulator-metal,MIM)电容,达到了与MIM电容接近的性能。本文还使用了对称栅压自举开关、衬底自适应变换开关、薄栅输入对管运算放大器等技术,降低了ADC的功耗并且提高了线性度。这个ADC采用0.18μm标准数字CMOS工艺进行了流片和测试,电源电压为3.3/1.8V,芯片面积为2.7mm2,测试结果显示当采样频率为100MHz,输入信号为5.1MHz,幅度为满幅(差分2V)的正弦波时,输出信号的信号-噪声-失真比(signaltonoiseanddistortationratio,SNDR)为48.7Db,有效位数(effectivenumberofbits,ENOB)为7.8位,功耗为53毫安。作者根据对ADC测试结果的研究,改进了电路,并且将ADC和箝位电路、低通滤波器整合成一个完整的VAFEIP核,该IP核已完成版图设计,目前正在流片测试阶段。

关键词：视频模拟前端箝位电路带宽可配置低通滤波器增益可编程放大器流水线模数转换器数字CMOS工艺

来源：评论

学校读者我要写书评

暂无评论

CMOS图像传感器中的模—数转换器研究

CMOS图像传感器中的模—数转换器研究

引用

作者：卜春雨天津大学

学位级别：硕士

本文是天津市重点科技攻关项目“高性能大动态范围CMOS图像传感器设计”研究工作的一部分,目的是设计其接口电路——模-数转换器(ADC)。其功能是将传感器采样并放大过的模拟信号转换为数字信号,从而实现与数字处理系统的接口,依靠诸如... 详细信息

本文是天津市重点科技攻关项目“高性能大动态范围CMOS图像传感器设计”研究工作的一部分,目的是设计其接口电路——模-数转换器(ADC)。其功能是将传感器采样并放大过的模拟信号转换为数字信号,从而实现与数字处理系统的接口,依靠诸如计算机或DSP的强大数字处理能力完成对图像的呈现。基于全定制自顶向下的设计方法,在分析图像传感器需求的基础上,经过对各种类型ADC的优劣对比后,最终确定使用流水线(Pipeline)结构,因其每一级在完成对一个信号的采样量化后可立即对新采样进行处理,所以显著地提高了数据吞吐率,加快了系统速度。文中在已有的框架结构基础上,对其中的模块进行了细化设计(包括电路结构设计、功能仿真和版图设计验证)。工艺采用流行的CMOS工艺(Chartered公司0.35微米CMOS双栅4层金属N阱工艺)以便和整个传感器系统更好的兼容,实现片上集成。所用开发工具为HSPICE和Cadence公司的Composer Spectre和VIRTUOSO,DRACULA, DIVA。本文创新点为:流水线ADC共分4级,分别进行4位、3位、3位、3位的转换,最后采用冗余位校正技术实现10位数字输出,既节省了硬件空间,又保证了转换精度; 级间增益模块中的高性能运放,具有90dB直流增益和近700M的单位增益带宽,这使流水线ADC在工作时可以兼顾转换速度和精度,采样速率为20MS/s。运放采用全差分开关电容三级结构,提高了运放的抗干扰能力,共模反馈电路也为开关电容离散型反馈结构,更好的和系统在工艺上兼容。文中给出了设计思路,运放结构和仿真结果。此外,对系统中的辅助模块(如四相不交叠时钟)进行了设计。本人在此次项目中所作工作如下:系统分析设计,时钟模块、偏压模块和MDAC模块的设计调试和版图绘制验证,并为后期测试提供测试方案。

关键词：流水线模数转换器开关电容电路采样/保持 MDAC 运算放大器不交叠时钟

来源：评论

学校读者我要写书评

暂无评论

用于高速流水线ADC的快速锁定低抖动时钟占空比电路

用于高速流水线ADC的快速锁定低抖动时钟占空比电路

引用

作者：王静宇西安电子科技大学

学位级别：硕士

目前流水线模数转换器凭借其特有的优势在高速高精度领域中得到了广泛应用。然而随着转换位数的增加以及输入信号频率的提高,时钟信号的抖动特性和占空比性能对模数转换器的静态与动态性能的影响越来越关键,因此设计实现提供稳定的50%... 详细信息

目前流水线模数转换器凭借其特有的优势在高速高精度领域中得到了广泛应用。然而随着转换位数的增加以及输入信号频率的提高,时钟信号的抖动特性和占空比性能对模数转换器的静态与动态性能的影响越来越关键,因此设计实现提供稳定的50%占空比的低抖动时钟信号的电路越来越受到研究者的重视。论文在分析国内外相关电路设计与研究的基础上,基于延迟锁相环原理提出了一种快速锁定的高精度低抖动CMOS时钟占空比调制电路。提出的系统电路通过仅对单边沿的延迟控制来实现调节输出时钟占空比,从而大幅降低了电路复杂度,减少了因对占空比的调制而引入的时钟抖动。这样的设计有效的保证了整体ADC的动态性能,同时也降低了对外部时钟信号源抖动特性的要求。本文提出新的优化电荷泵,减少非理想因素导致的延迟控制电压纹波以及失配电流,从而保证了输出时钟占空比精度。使用启动电路对系统电路工作状态进行初始化,保证了电路的正常工作并有效减少锁定时间。论文基于SMIC0.18μm3.3V CMOS工艺设计实现时钟占空比调制电路及其关键模块,并在此基础上进行仿真验证。仿真结果显示,该占空比调制电路在50-550MHz频率范围内占空比10%～90%的输入时钟信号,电路在180ns内完成锁定,输出精度为50±1%占空比时钟信号,在250MHz输入时钟信号下,通过眼图分析时钟抖动峰峰值为640fs,均方根时钟抖动73fs。并且通过与现有实现的占空比调制电路相比较,论文所提出的电路在锁定时间、可调输入时钟占空比范围以及输出占空比精度等方面有一定的优势,已成功应用于16位105MSPS流水线模数转换器。

关键词：流水线模数转换器脉宽调制电路时钟抖动电荷泵 CMOS

来源：评论

学校读者我要写书评

暂无评论

低功耗14位10MS/s流水线ADC设计

低功耗14位10MS/s流水线ADC设计

引用

作者：周佳宁电子科技大学

学位级别：硕士

模数转换器(Analog-to-Digital Converters, ADC)是现代模拟／混合信号集成电路(IC)的重要组成部分。除了其静态参数和动态参数外,功耗是强调便携性的应用环境中首要关注的指标。流水线结构已经被证明是应用于中高精度、高速环境中比较... 详细信息

模数转换器(Analog-to-Digital Converters, ADC)是现代模拟／混合信号集成电路(IC)的重要组成部分。除了其静态参数和动态参数外,功耗是强调便携性的应用环境中首要关注的指标。流水线结构已经被证明是应用于中高精度、高速环境中比较有效的一种ADC结构,比如应用于数字通信系统、视频系统和光纤陀螺系统等。光纤陀螺由于能够检测高准确的角速度而被广泛应用,且仅工作于约10MS/s的中等采样频率。因此,对于中等采样频率的要求,本论文的设计目标是实现一个应用于光纤陀螺系统的低功耗流水线ADC。 ADC的功耗主要消耗在前几级模块,包括前端采样保持电路模块和前几级的MDAC模块。而一部分功耗则被每个流水级中用来驱动电容负载的运放所消耗。因此,仔细考虑上述问题对于设计低功耗ADC来说是必要的。本文提出了一种应用于光纤陀螺的低功耗流水线ADC的系统结构。主要包括：优化选取流水级精度、去除前端采样保持模块、共享相邻流水级之间的运放和逐级递减采样电容的尺寸。而且设计实现用于各个流水级中的低功耗运放进一步降低流水线ADC的功耗。本文在0.5μm BiCMOS工艺下实现了低功耗14位10MS/s流水线ADC。当电源电压为5V时,仿真结果证明ADC的ENOB达到13.50位,SNDR达到83.02dB,SFDR达到89.93dBc,且其消耗的功耗为52mW。

关键词：低功耗设计流水线模数转换器去除前端采样保持电路运放共享

来源：评论

学校读者我要写书评

暂无评论

低功耗高性能采样保持电路的研究与设计

低功耗高性能采样保持电路的研究与设计

引用

作者：樊琦电子科技大学

学位级别：硕士

近年来,随着通信系统和消费类电子设备的发展,作为VLSI数字信号处理系统中重要模块的模/数转换器(ADC)在制造工艺、结构、性能上都有了很大的进步,正在朝着低压、低功耗、高速和高分辨率的方向发展。采样/保持电路(S/H)作为ADC中的关键... 详细信息

近年来,随着通信系统和消费类电子设备的发展,作为VLSI数字信号处理系统中重要模块的模/数转换器(ADC)在制造工艺、结构、性能上都有了很大的进步,正在朝着低压、低功耗、高速和高分辨率的方向发展。采样/保持电路(S/H)作为ADC中的关键单元电路,其线性度、功耗、速度和精度将直接影响到ADC系统的指标。本文分别从S/H架构、采样开关及其误差、S/H和运算放大器优化设计和S/H版图设计技术等方面研究和探讨了相关理论和相应的电路实现途径,同时基于中芯国际1.8V 0.18μm混合信号CMOS工艺,完成了12bit、100MSample/s (100MSPS)的S/H电路的设计仿真和版图绘制。文章主要内容和结果包括: 1)系统分析和对比了各种S/H电路结构,针对12bit采样精度和100MHz采样速度的指标要求,选取基于开关电容技术的电容翻转型闭环S/H电路结构,以保证S/H电路设计的可行性和可靠性; 2)分别建立了单管采样开关和栅压自举采样开关的等效电路模型,分析了开关的电荷注入、非线性导通电阻和采样时刻不确定性等非理想因素。针对简化S/H电路中,两种开关的非线性导通电阻引入的谐波分量进行了细致地分析和推导,并进行了Matlab仿真。在此基础上,设计了一种双边栅压自举CMOS采样开关; 3)对电容翻转型S/H电路的保持态建立行为进行了深入的数学建模,系统分析了影响S/H电路大信号建立行为和小信号建立行为的各种因素,推导了S/H的总建立时间与负载电容、反馈系数、运放极点、偏置电流、信号摆幅和建立精度之间的关系式。按总建立时间小于3ns的要求,计算出运算放大器的偏置电流。运算放大器采用增益增强型折叠共源共栅结构,按照最小建立时间(MST)的要求推算了所需的增益、单位增益带宽和相位裕度等指标; 4)基于SMIC 1.8V 0.18μm数模混合标准CMOS工艺,采用Hspice设计仿真了满足12bit、100MSPS要求的电容翻转型S/H电路,并采用Virtuso完成了S/H电路版图的绘制。

关键词： S/H电路流水线模数转换器 S/H建模双端自举采样开关增益增强折叠共源共栅跨导运放

来源：评论

学校读者我要写书评

暂无评论

基于流水线ADC采样保持电路的设计

基于流水线ADC采样保持电路的设计

引用

作者：张海波东南大学

学位级别：硕士

近年来，随着集成电路(IntegratedCircuit，IC)技术的迅速发展，模数转换器(AnalogDistalConverter，ADC)朝着高速高精度的方向发展。采样保持电路用于高速高精度流水线模数转换器(PipelineAnalogtoDigitalConverter，PipelineADC)的最前端，采样保持电路信号精度、建立速度都将在很大程度上对流水线模数转换器的性能（如分辨率和转换速率）产生影响，而分辨率和转换速率同时也是考量采样保持电路性能的主要指标，因此采样保持电路的设计是PipelineADC系统设计的一个非常重要的环节。本文基于TSMC（台积电）0.18μmCMOS工艺，研究和设计了适用于输入信号范围为1V，分辨率为10bit，转换速率为50MHz流水线模数转换器的采样保持电路。\n 论文首先介绍了国内外采样保持电路的研究情况，重点介绍了几种常见模拟数字转换器的类型，已经国外几家公司的几个典型产品，然后介绍了采样保持电路的工作原理、性能指标和误差来源，接着分别针对采样保持电路的各个关键模块做了详细的研究和分析。基于对采样保持的深入研究和探讨，最终所确定的采样保持电路的设计方案如下:1、整体采样保持电路的结构采用的是全差分的电容翻转式结构，这主要是因为全差分结构具有很多优点:可以很好地抑制来自衬底的共模噪声，功耗比较低，并且电容翻转型结构的采样保持电路没有电容匹配的问题，所以就不会产生由于电容的不匹配而引起的增益误差，降低了非线性误差引入的失真，其缺点是版图更复杂，且需要共模反馈电路来稳定输出共模电平;2、采样开关采用的是栅压自举开关，由于栅压自举开关的栅极电压和源极电压之差基本保持恒定，所以在一定程度上减小了采样开关的导通电阻、MOS开关导通电阻的非线性、采样保持电路的非线性失真;3、作为采样保持电路核心的运算放大器，我们采用的是全差分增益增强型折叠式共源共栅运算放大器，这种结构的运放能够很好地满足采样保持电路对速度和精度的要求。\n 最后，我们使用TSMC0.18μmCMOS工艺库，在Cadence环境下首先对采样保持电路的各个模块进行了仿真和分析，在各个模块设计好之后再搭建整个系统，然后对整体电路进行了仿真和分析，并完成了版图和后仿真，结果表明，该电路在1.8V的电源电压下实现了50MHz采样频率。输入信号为24.956MHz时，其无杂散动态范围SFDR≥58dB，信噪失真比SNDR≥56dB，有效位ENOB≥9bit，满足系统设计指标要求。

关键词：流水线模数转换器采样保持电路栅压自举开关增益增强型运放性能指标误差来源

来源：评论

学校读者我要写书评

暂无评论

65nm CMOS工艺下低功耗流水线ADC的研究与设计

65nm CMOS工艺下低功耗流水线ADC的研究与设计

引用

作者：王嘉诚北京工业大学

学位级别：硕士

随着片上系统(SoC System-on-a-Chip)的广泛应用和半导体CMOS工艺的进步,要求模拟电路的电源电压随着数字电路同步降低。以通信和消费电子为代表的手持设备对芯片的功耗要求十分苛刻,因此,低功耗高性能的模拟电路设计越来越成为研究的... 详细信息

随着片上系统(SoC System-on-a-Chip)的广泛应用和半导体CMOS工艺的进步,要求模拟电路的电源电压随着数字电路同步降低。以通信和消费电子为代表的手持设备对芯片的功耗要求十分苛刻,因此,低功耗高性能的模拟电路设计越来越成为研究的热点。模数转换器(ADC Analog-to-Digital Converter)是现代混合信号处理系统中连接实际模拟信号和数字信号处理的核心组成部分,在先进的制造工艺下,半导体器件的尺寸逐渐减小,MOS管的本征频率在不断上升,本征增益持续下降,并且逐步降低的电源电压也极大地制约了模拟电路的性能。因此,在低电压和深亚微米工艺下实现低功耗高性能ADC的设计成为挑战。本文基于准4G无线移动通信LTE系统的应用背景,要求在中芯国际(SMIC) 65nm CMOS逻辑工艺下设计一款10bit分辨精度,采样率达100MHz以上,有效比特数大于9bit的流水线结构ADC。本设计从低功耗的设计目标出发,在介绍了流水线ADC的主要性能参数及非线性误差来源后,着重分析了流水线ADC的功耗构成。在功耗分析的基础上,讨论了常用的一些ADC低功耗设计方法,去除传统结构中的采样保持电路以降低功耗,进而选用了运放共享和电容共享技术作为本设计的突破口。根据此技术设计了晶体管级的电路,通过分析优化,并进行仿真验证,最后完成了该流水线ADC的版图设计。最终通过后仿验证可得该流水线ADC在150MHz采样,输入信号为23MHz的情况下,有效比特数可达9.8比特,无杂散动态范围为78dB,且功耗仅有22mW,满足了LTE系统手持设备的应用需求。本文研究成果对于深亚微米工艺下,尤其是纳米级工艺下的模拟电路及版图设计均有很好的参考价值,并对于低功耗ADC的设计,如运放共享和电容共享技术,进行了深度探索。

关键词：流水线模数转换器低功耗设计运放共享技术电容共享技术

来源：评论

学校读者我要写书评

暂无评论

CMOS图像传感器中高速、低功耗Pipelined ADC设计与优化

CMOS图像传感器中高速、低功耗Pipelined ADC设计与优化

引用

作者：龚川天津大学

学位级别：硕士

功耗无疑已成为模数转换器设计考虑的核心问题。特别是在当今众多的视频处理领域如CMOS图像传感器中,高速的实际应用要求使得模数转换器低功耗设计成为焦点。基于CMOS图像传感器中芯片级模数转换器高速、低功耗的要求,本文剖析和比较了... 详细信息

功耗无疑已成为模数转换器设计考虑的核心问题。特别是在当今众多的视频处理领域如CMOS图像传感器中,高速的实际应用要求使得模数转换器低功耗设计成为焦点。基于CMOS图像传感器中芯片级模数转换器高速、低功耗的要求,本文剖析和比较了三种典型高速模数转换器功耗,以确定选取流水线模数转换器(Pipelined ADC)。接着从分析流水线模数转换器系统误差来源以及流水线各级精度要求入手,着重对系统结构、MDAC、Sub-ADC、时钟发生器、数字纠错逻辑等五大模块提出优化方案。整个设计以高速、低功耗为研究重心,通过在系统结构上选取每级1.5位流水线结构;在MDAC中采用高性能、低功耗增强型套筒运算放大器和采样电容缩减技术;在Sub-ADC中使用高速、低功耗动态比较器以及新的Kickback噪声消除技术;在时钟控制上采用改进型两相不交叠时序,实现了适用于CMOS图像传感器芯片级信号处理的10位50MS/s Pipelined ADC。为把握系统性能指标,在Matlab Simulink中建立理想系统模型,并通过码密度分析和FFT分析分别对理想模型和实际设计系统的静态、动态性能进行比较。分析得出:所设计的流水线模数转换器在50M工作频率下,微分非线性误差小于0.2LSB,积分非线性误差小于0.4LSB;信噪比、信噪失真比和无杂散动态范围分别为61.9dB、61.5dB和75.7dB,有效位数为9.93;并实现系统47.8mW的低功耗设计。本文的独创性工作包括:1)流水线每级分辨率与功耗的优化;2)高性能、低功耗MDAC设计;3)高速、低功耗动态比较器设计以及有效抑制Kick-back噪声的新技术;4)改进型两相不交叠时钟;5)Matlab Simulink建模以及对所设计系统进行码密度和FFT分析。

关键词：高速低功耗流水线模数转换器 CMOS图像传感器电容缩减技术

来源：评论

学校读者我要写书评

暂无评论

没有更多数据了...

全选清除本页清除全部题录导出标记到“检索档案”

共42页 << < 30 31 32 33 34 35 36 37 38 39 > >>

检索报告对象比较合并检索0

隐藏清空

合并搜索

回到顶部

执行限定条件

内容：

评分：

请选择保存的检索档案：

请选择收藏分类：

订阅名称：

通借通还

温馨提示：

图书名称：

借书校区：

取书校区：

手机号码：

邮箱地址：

一卡通帐号：

电话和邮箱必须正确填写，我们会与您联系确认。

联系人：

所在院系：

联系邮箱：

联系电话：

内蒙古自治区呼和浩特市赛罕区大学西街235号邮编: 010021

建议与咨询 留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案： 新增检索档案 确定 取消

请选择收藏分类： 新增自定义分类 确定 取消

通借通还

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

请选择保存的检索档案：

请选择收藏分类：