检索结果-内蒙古大学图书馆

物理学报 2008年第8期57卷 4738-4747页

作者：周武杰禹思敏广东工业大学自动化学院广州510006

提出了基于IEEE-754标准的现场可编程门阵列(FPGA)通用混沌与超混沌信号产生器设计与硬件实现的一种新方法.首先,根据Euler算法,对连续混沌系统作离散化处理,便于FPGA等一类数字信号处理器件的实现.其次,基于IEEE-754标准和模块化设计理... 详细信息

提出了基于IEEE-754标准的现场可编程门阵列(FPGA)通用混沌与超混沌信号产生器设计与硬件实现的一种新方法.首先,根据Euler算法,对连续混沌系统作离散化处理,便于FPGA等一类数字信号处理器件的实现.其次,基于IEEE-754标准和模块化设计理念,用硬件描述语言构建出浮点数的乘法运算、加法运算、符号函数运算、正负绝对值运算、初始值与迭代值选择等5个基本模块,并以此为基础,进一步在FPGA平台上产生包括网格状多涡卷蔡氏系统在内的多种不同类型的混沌与超混沌信号.最后,通过对语音芯片的配置,利用其立体声左右通道输出两路混沌信号,可在示波器上显示多种混沌与超混沌吸引子的相图.该方案的主要特点是通用性强.对IEEE-754标准的浮点数算法以及在FPGA平台上产生混沌与超混沌信号的原理进行了分析,给出了算法流程图、技术开发过程以及硬件设计与实现结果.

关键词：网格状多涡卷混沌系统 IEEE-754标准现场可编程门阵列浮点数算法

来源：评论

学校读者我要写书评

暂无评论

基于国产FPGA加速器电源数字控制器设计与实现

基于国产FPGA加速器电源数字控制器设计与实现

引用

作者：何志阳电子科技大学

学位级别：硕士

近些年来受中美贸易战和疫情期间的缺芯潮等一系列事件影响,让国内很多依赖美国芯片的公司和科研机构随时面临着芯片断供的风险。在大科学装置散裂中子源(CSNS)系统中占有十分重要地位的电源数字控制系统,其核心控制芯片目前采用的是美... 详细信息

近些年来受中美贸易战和疫情期间的缺芯潮等一系列事件影响,让国内很多依赖美国芯片的公司和科研机构随时面临着芯片断供的风险。在大科学装置散裂中子源(CSNS)系统中占有十分重要地位的电源数字控制系统,其核心控制芯片目前采用的是美国Altera公司FPGA Cyclone系列。为避免芯片断供或成本暴涨对散裂中子源电源控制系统造成影响,本文开发了一套以国产FPGA芯片为核心的直流电源数字控制系统。本文选定复旦微电子的FMQL45T900 FPGA芯片作为国产电源数字控制器的主控芯片,该芯片具有4核CPU和350K可编程逻辑资源,能够满足目前加速器电源控制系统的需求。根据芯片硬件资源特点和电源控制需求,本文完成了电源数字控制器的硬件底板和核心板的外围电路设计,并通过端口功能上机测试。本文设计的控制器程序核心是由控制程序、故障保护程序、通信程序三部分组成。控制程序主要解决的问题有:(1)针对电网波动和负载温度变化等两种不同来源的扰动,本文采用电流环为外环,电压环为内环的双闭环PID控制算法。(2)为提高控制器控制精度和解决FPGA无法直接处理浮点数运算的问题,本文开发10个符合IEEE754标准协议的单双精度浮点数运算模块,并优化了时序设计,减少模块时钟消耗,加入了流水线运算功能,大大提高模块运算效率。(3)针对在主频和PWM周期一定的情况下,提升PWM的分辨问题,本文采用数字平均法。(4)针对控制器内部寄存器值变化频率远远快于串口通信速率造成的无法实时连续采集问题,本文开发了一套数据采集系统,实现任意时间段对指定寄存器值的连续采集与分析。故障保护程序主要解决的问题是对加速器电源常见12种故障进行故障识别和做出故障保护。通信程序主要解决数字控制器与触摸屏、上位机的数据交互问题,该部分程序在国产芯片的ARM上实现,并采用Free RTOS实时操作系统对触摸屏通信和上位机通信的任务进行调度。最后在加速器直流电源上完成长期运行稳定度和安全性测试,测试结果表明:本文设计的国产FPGA电源数字控制器能够达到连续9小时,电流稳定度好于70ppm(0.007%)输出,并且重复性好于100ppm,满足直流电源控制要求。

关键词：加速器电源控制器国产FPGA 高精度PWM 浮点数算法 PID算法

来源：评论

学校读者我要写书评

暂无评论

GRNN在FPGA中实现方法研究

引用

电子设计工程 2016年第11期24卷 170-172,176页

作者：闫海亮崔桂雪于毅董兵超李振新新乡医学院生物医学工程学院河南新乡453003

为了提高脑机接口(Brain-computer interface,BCI)中分类算法运行速度,以及减小BCI数字信号处理设备体积,将脑机接口中用于脑电信号分类的广义回归神经网络(General regression neural network,GRNN)算法经MATLAB仿真之后,在Quartus II ... 详细信息

为了提高脑机接口(Brain-computer interface,BCI)中分类算法运行速度,以及减小BCI数字信号处理设备体积,将脑机接口中用于脑电信号分类的广义回归神经网络(General regression neural network,GRNN)算法经MATLAB仿真之后,在Quartus II 13.0中使用Verilog HDL编程实现基于二进制浮点数运算的GRNN算法,并下载到altera公司Cyclone V 5CEFA9 FPGA芯片中验证。当外部时钟使用100 MHZ时,在FPGA中GRNN的运行时间是76 us,并且分类结果与MATLAB完全相同。而MATLAB中运行一次GRNN算法的时间为90.885 ms。因此,该设计可以在减小脑机接口设备体积和提高分类算法运行速度的同时,还能保证结果的精确性。

关键词：脑机接口广义回归神经网络 FPGA 浮点数算法

来源：评论

学校读者我要写书评

暂无评论

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案：

请选择收藏分类：

通借通还

建议与咨询 留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案： 新增检索档案 确定 取消

请选择收藏分类： 新增自定义分类 确定 取消

通借通还

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

请选择保存的检索档案：

请选择收藏分类：