检索结果-内蒙古大学图书馆

作者：孔冰天津大学

学位级别：硕士

随着半导体制造和信息技术等相关高科技产业技术的日趋成熟,在一个芯片上几乎可以包含一个完整的系统(SOC)。客户对IC芯片的质量也提出了更加苛刻的要求,混合信号IC测试技术因此变得异常复杂和重要。测试的目的是检测出有缺陷的器件并... 详细信息

随着半导体制造和信息技术等相关高科技产业技术的日趋成熟,在一个芯片上几乎可以包含一个完整的系统(SOC)。客户对IC芯片的质量也提出了更加苛刻的要求,混合信号IC测试技术因此变得异常复杂和重要。测试的目的是检测出有缺陷的器件并且获得改善制造工艺成品率的方法,从而降低器件的制造成本。目前,混合信号测试中模拟电路的测试成本超过制造成本的30%[1],令人不安的是其成本还在继续升高。自动测试设备(ATE)因其复杂性,成本往往十分昂贵,被测芯片(DUT)在ATE上的测试时间越长,测试成本就越高。因此在保证测试精度的前提下,缩短测试时间、优化测试方法可大大降低成本,提高生产效益。本文首先以直流参数测试为例对混合信号测试的基本测试参数和测试方法进行分析与研究,并给出了一种能够有效地减少芯片开短路测试时间的开短路测试方法。然后简单介绍了两种测试平台的系统结构和各自特点,并对基于DSP的现代混合信号测试与传统模拟测试做了简单的对比。本文始终以提高测试效率为出发点,以ADC参数测试为例,对混合信号测试理论和测试方法进行了较为详细的介绍与研究,并基于上述测试理论与测试方法成功地实现了电源管理芯片ATLAS测试平台的转换及测试方法的优化。在转换过程中,还将测试头增加到了两个,提高了测试的并行度。通过平台转换,ATLAS芯片的生产测试时间从原来CATALYST测试平台的16秒/粒降低到FLEX测试平台的14秒/两粒,良品率也从原来的65%提高到目前的79%,通过Correlation测试对比与GR&R统计(结果为3%),完全符合测试平台转换的要求。平台转换大大降低了芯片测试时间,提高了测试效率,实现了预期的目标。

关键词：混合信号测试 DSP 模数转换器采样与重建

来源：评论

学校读者我要写书评

暂无评论

模数转换器的测试研究

模数转换器的测试研究

引用

作者：吴俊生辽宁大学

学位级别：硕士

高速A/D被广泛应用于无线通讯、制动控制、自动检测等领域。如何准确评估高速A/D的性能受到高度关注。要准确测试高速A\D对测试环境和硬件要求很严格。传统的测试理论和测试方法难以胜任,测试开销急剧增加。在模拟及混合信号电路领域,... 详细信息

高速A/D被广泛应用于无线通讯、制动控制、自动检测等领域。如何准确评估高速A/D的性能受到高度关注。要准确测试高速A\D对测试环境和硬件要求很严格。传统的测试理论和测试方法难以胜任,测试开销急剧增加。在模拟及混合信号电路领域,由于电路形式及处理信号的独特性,测试理论相对落后,测试难度更大。尤其是当前,SOC系统设计和深亚微米工艺都带来了新的问题,测试正逐渐成为设计的瓶颈,测试工程师要花更多的精力到如何降低测试成本上。论文运用码密度直方图分析方法和FFT频谱分析方法来测试高速A\D性能,并基于泰瑞达公司的大型自动测试系统(J750)实现了高速AD7891的参数测试。由于评估高速A/D的参数很多,论文分析了失调误差、增益误差、失码、差分非线性(DNL)、积分非线性、信噪比(SNR)、总波失真(THD)、无杂散动态范围(SFDR)等参数的测试。论文对下面几个方面做了有益的探索: 第一,基于ATE的A\D测试的硬件、软件的构架,ATE各个模块的作用; 第二,相干采样的基础理论及相干采样在ATE上的实现方式; 第三,利用斜坡、码密度直方图对A\D进行静态测试及测试过程中的测试方法; 第四,利用FFT方法对信号的频谱分析。动态测试的关键是所采集信号的完整性,相干采样由于实现了对输入信号的整周期采样,从而保证了采集信号的完整性,A/D测试必须满足相干采样的条件。随着A/D采样速度、分辨率的提高,相干采样的条件很难满足,这对测试系统硬件和软件要求很苛刻。所以测试技术的提高往往需要测试系统性能的提高。论文详细介绍了测试A/D的测试理论、测试方法和基于测试机(ATE)A/D的测试实现。文章最后给出了测试结果

关键词：高速AD ATE 离散傅里叶变换 FFT 混合信号测试相干采样

来源：评论

学校读者我要写书评

暂无评论

用于测试混合信号测试的任意波形发生器

引用

今日电子 2007年第3期 100-100页

AWG5000系列任意波形发生器基于与AWG7000系列相同的平台。客户可以使用一台AWG5000，生成高分辨率信号，在测试混合信号设备中模拟电路和数字基带电路和中间频率（IF）电路，提高测试效率，降低测试成本。

关键词：混合信号测试任意波形发生器基带电路高分辨率模拟电路信号设备测试效率测试成本

来源：评论

学校读者我要写书评

暂无评论

基于嵌入式DLL的BIST设计

基于嵌入式DLL的BIST设计

引用

作者：刘洁西安电子科技大学

学位级别：硕士

随着集成电路设计进入超深亚微米阶段,电路复杂度不断提高,芯片测试面临着巨大的挑战。内建自测试BIST(Built-in self-test)技术通过在芯片内部集成少量的逻辑电路实现对集成电路的测试,被认为是解决测试仪器开发周期长、复杂度高,费用... 详细信息

随着集成电路设计进入超深亚微米阶段,电路复杂度不断提高,芯片测试面临着巨大的挑战。内建自测试BIST(Built-in self-test)技术通过在芯片内部集成少量的逻辑电路实现对集成电路的测试,被认为是解决测试仪器开发周期长、复杂度高,费用昂贵的有效方法之一。随着SOC技术、IP核技术的发展,锁相技术作为一个基本的ASIC宏,在无线通讯和微处理器电路中充当时钟电路的应用更加广泛,它的错误会直接或者间接地影响着许多IC器件的性能,因此,测试锁相环对于测试整个芯片来说是非常重要的第一步。本文在对传统的内建自测试(BIST)技术以及延迟锁相环技术(DLL)进行研究的基础上,系统阐述了对延迟锁相环的测试方法,提出了基于延迟锁相环的内建自测试电路的设计方案。该电路建立在一个简单的异或非逻辑门和延迟线的基础上,通过抽样调查异或非门的输出来检测电路的错误点,引入的多余面积很少。除此之外,该内建自测试电路还具有一个优点,即不需要其它的外部激励。通过故障仿真的结果,可以得出,它对延迟锁相环电路有着很高的错误覆盖率。

关键词：内建自测试延迟锁相环故障检测混合信号测试

来源：评论

学校读者我要写书评

暂无评论

Teradyne J750数字信号测试机上实现混合信号测试

Teradyne J750数字信号测试机上实现混合信号测试

引用

作者：匙雅琳南开大学

学位级别：硕士

晶元(Wafer)测试在集成电路制造过程中是一个非常重要的环节，它直接影响到最终产品的品质和成本。随着半导体制造工艺的发展，芯片的功能越来越强大，导致晶元的设计越来越复杂，集成度越来越高，从而使得测试成本也大大提高。本论文... 详细信息

晶元(Wafer)测试在集成电路制造过程中是一个非常重要的环节，它直接影响到最终产品的品质和成本。随着半导体制造工艺的发展，芯片的功能越来越强大，导致晶元的设计越来越复杂，集成度越来越高，从而使得测试成本也大大提高。本论文探讨了利用TeradyneJ750数字信号测试系统在L93S混合信号芯片上实现模拟数字混合信号测试的可能性，试图找出一种低成本的混合信号测试方案。\n 论文首先对J750测试系统的硬件结构进行分析，详细剖析了各部分电路的功能。然后对L93S芯片的模拟量测试项目进行研究，从测试信号的输入、输出、离散化、采样、处理等流程入手，研究L93S芯片进行混合测试时，测试向量与测试波形的产生、传输、检测，从而得知进行模拟量测试对测试系统硬件的要求。通过以上分析发现J750测试系统之所以无法满足混合信号测试的要求，主要是因为测试系统本身不能产生模拟量测试所需要的信号，对芯片的输出进行采集后无法完成A/D转换和实时FFT变换。\n 在随后的实验中通过搭建简单模拟量测试平台验证了分析的正确性。找到要在J750测试系统上完成L93S模拟量测试，需要对硬件进行的改进。最后开发了模拟量测试电路板，设计了新的探针测试接口板，在J750数字测试机上实现了L93S晶元测试过程中的混合信号测试。\n 在论文的最后对测试结果进行了分析，通过同一片晶元在不同测试系统下测试结果的比较，验证了方案的可行性，同时考虑了不同测试系统的测试时间差异，计算出改进后产能的提高，为L93S在J750测试系统上大规模生产提供了数据。

关键词： J750测试机晶元探针测试混合信号测试探针测试接口板集成电路制造半导体芯片

来源：评论

学校读者我要写书评

暂无评论

液晶显示源极驱动器高速自我测试方法与测试流程最佳化

液晶显示源极驱动器高速自我测试方法与测试流程最佳化

引用

作者：林王安国立台湾大学

学位级别：硕士

由于输出信号为类比电压加上输出脚位的数量众多，液晶显示器源极驱动器的测试成本相当高昂并且需要大量的测试时间。[1] 中提出了一个内建自我测试的架构。它借由减少对混合信号测试机台和高成本探针卡的需求，降低测试的成本；然而这... 详细信息

由于输出信号为类比电压加上输出脚位的数量众多，液晶显示器源极驱动器的测试成本相当高昂并且需要大量的测试时间。[1] 中提出了一个内建自我测试的架构。它借由减少对混合信号测试机台和高成本探针卡的需求，降低测试的成本；然而这个架构却需要更长的测试时间。在本论文中，我们发展了一个能够在短时间之内达到高精确度的测试方法。首先我们针对上面提到的内建自我测试电路，提出一个两阶段的量测方式，在不影响精确度的前提下解决策是时间过长的问题。此方法等效上对不同的带测电压进行的不同解析度的量测，解决了测试时间和精确度之间的权衡问题。不论分析或模拟的结果皆显示这个方法可以让测试速度提高数十倍。我们也提出一个以三角积分调变器为基础，用来测量并计算输出电压平均值的方法。这个方法可以计算出精确的平均值，而不需要精确的测量每一个电压。最后，我们提出一个积体电路的测试成本函数。此函数考量了测试时间和测试时发生误宰、误放造成的损失。我们针对了本论文中提出的两阶段测试方法推导测试液晶显示源极驱动器的成本函数。接着经过数值方法的计算，取得两个量测阶段超取样频率的最佳组合，以达到最小化测试成本的目的。

关键词：源极驱动器混合信号测试三角积分转换器

来源：评论

学校读者我要写书评

暂无评论

ASAT选择Agilent93000平台进行大批量混合信号测试

引用

电信网技术 2006年第4期 75-75页

安捷伦科技公司日前宣布，ASAT股份有限公司已经选择配有Audio／Video8（A／V8）的Agilent93000 Pin Scale系统，在华南东莞新建的生产厂中测试大批量混合信号设备和数字设备。ASAT股份有限公司是全球著名的半导体组装、测试和封装设计... 详细信息

安捷伦科技公司日前宣布，ASAT股份有限公司已经选择配有Audio／Video8（A／V8）的Agilent93000 Pin Scale系统，在华南东莞新建的生产厂中测试大批量混合信号设备和数字设备。ASAT股份有限公司是全球著名的半导体组装、测试和封装设计服务厂商，也是中国领先的分包制造商之一。ASAT之所以选择93000PinScale系统，是因为该系统提供了杰出的扩充能力，并拥有灵活的测试仪资源结构。

关键词： Agilent93000 混合信号测试 ASAT 大批量股份有限公司安捷伦科技公司平台 Audio Scale 数字设备

来源：评论

学校读者我要写书评

暂无评论

联华电子选择Agilent 93000 SOC系列测试仪——全球领先的半导体专工厂采用93000进行高速数字信号和混合信号测试

引用

电子工程师 2006年第2期32卷 43-43页

北京，2005年12月8日，安捷伦科技日前宣布，全球领先的半导体专工厂——联华电子（NYSE：UMC，TSE：2303）已经购买一部Agilent 93000 SOC系列测试仪，进行基于结构的高速数字信号和混合信号测试。联华电子将使用93000测试计算设备、P... 详细信息

北京，2005年12月8日，安捷伦科技日前宣布，全球领先的半导体专工厂——联华电子（NYSE：UMC，TSE：2303）已经购买一部Agilent 93000 SOC系列测试仪，进行基于结构的高速数字信号和混合信号测试。联华电子将使用93000测试计算设备、PC和游戏控制台使用的大容量复杂SOC。93000系列能够扩容及测试广泛的一系列应用，帮助联华电子降低测试成本，加快其客户的产品开发周期。

关键词：混合信号测试 Agilent 数字信号半导体测试仪 C系列电子高速工厂

来源：评论

学校读者我要写书评

暂无评论

V7数字测试机的模拟模块的设计

V7数字测试机的模拟模块的设计

引用

作者：徐飞乾上海交通大学

学位级别：硕士

ATE集成电路测试仪在集成电路设计和制造中占有相当重要的地位,传统的数字集成电路测试面对含有模拟和数字混合信号的测试往往显得力不从心。V7系统是日本株式会社于80年代开发的数字集成电路测试仪,在中国大陆,台湾及日本有极大的市场... 详细信息

ATE集成电路测试仪在集成电路设计和制造中占有相当重要的地位,传统的数字集成电路测试面对含有模拟和数字混合信号的测试往往显得力不从心。 V7系统是日本株式会社于80年代开发的数字集成电路测试仪,在中国大陆,台湾及日本有极大的市场,本文基于直接数字频率合成(DDS)技术,针对V7系统开发研制了一种模拟测试模块,在硬件接口兼容于原有数字测试模块,并基于动态链接库方式开发了具有内建自测功能的软件包,经测试改进后的V7具有一定的混合集成电路的测试能力。本文完成的主要工作有: 根椐宿主的平台要求和模块设计要求,基于DDS的工作原理进行了模块的系统硬件设计,具有产生正余弦信号和FSK、PSK等信号等功能; 根据宿主机台的软件系统要求,升级了原有系统的控制系统的程序,包括该模块的功能实现、应用、测试等软件程序部分的设计。完成对模块的测试及整机调试,基于升级后的V7完成对客户的混合集成电路的测试。经过小批量的试验性测试,该机型的在某些指标上达到了混合测试仪的水平。

关键词： ATE集成电路测试仪动态链接库混合信号测试数字频率合成(DDS)

来源：评论

学校读者我要写书评

暂无评论

一种基于DAC复用的∑-△ADC调制器DFT方法

一种基于DAC复用的∑-△ADC调制器DFT方法

引用

第十三届全国容错计算学术会议

作者：冯建华任建国叶红飞北京大学微电子学系，微电子器件与电路教育部重点实验室，北京 100871

为了提高∑-△ADC调制器的可测试性和减小总的测试价格，本文提出了一种全数字的开关电容∑-△调制器可测性设计(DFT)方法。在测试模武下，通过复用被测∑-△调制器自身包含的一位反馈DAC，将其重新配置为三个输出级Vref+、Gnd和Vref-... 详细信息

为了提高∑-△ADC调制器的可测试性和减小总的测试价格，本文提出了一种全数字的开关电容∑-△调制器可测性设计(DFT)方法。在测试模武下，通过复用被测∑-△调制器自身包含的一位反馈DAC，将其重新配置为三个输出级Vref+、Gnd和Vref-，由量化器数字输出与施加的数字激励之差决定该反馈DAC的输出，并通过数字激励及量化器数字输出测量被测∑-△调制器的性能。实验结果表明采用这种方法有效地测量ADC调制器的动态参数，包括信噪比(SNR)，动态范围(DR)等。

关键词： ADC转换器可测试性混合信号测试 ∑-△调制器

来源：评论

学校读者我要写书评

暂无评论

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案：

请选择收藏分类：

通借通还

建议与咨询 留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案： 新增检索档案 确定 取消

请选择收藏分类： 新增自定义分类 确定 取消

通借通还

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

请选择保存的检索档案：

请选择收藏分类：