检索结果-内蒙古大学图书馆

您好，读者！请登录

内蒙古大学图书馆

首页
概况
党建
资源
服务
科研支持
- 论文收录引用证明
- 科技查新
知识产权
档案馆
帮助

咨询与建议

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

您的常用邮箱：*

您的手机号码：*

问题描述：

当前已输入0个字，您还可以输入200个字

全部搜索
期刊论文
图书
学位论文
标准
纸本馆藏
外文资源发现
数据库导航
超星发现

高级检索

时间限定

出版年份：

文献类型

图书期刊文献学位论文多媒体

馆藏选择

电子馆藏纸本馆藏

核心期刊

全部期刊 SCI 收录期刊 SSCI 收录期刊 EI 收录期刊 CSCD 收录期刊 CSSCI 收录期刊

语言

中文英文

文献类型

期刊文献图书学位论文标准纸本馆藏

帮助

文字说明：

T=题名（书名、题名），A=作者（责任者），K=主题词，P=出版物名称，PU=出版社名称，O=机构（作者单位、学位授予单位、专利申请人），L=中图分类号，C=学科分类号，U=全部字段，Y=年（出版发行年、学位年度、标准发布年）

检索规则说明：

AND代表“并且”；OR代表“或者”；NOT代表“不包含”；(注意必须大写,运算符两边需空一格)

检索范例：

范例一：(K=图书馆学 OR K=情报学) AND A=范并思 AND Y=1982-2016
范例二：P=计算机应用与软件 AND (U=C++ OR U=Basic) NOT K=Visual AND Y=2011-2016

分类表

所选分类

>> <<

限定检索结果

文献类型

10 篇 专利

馆藏范围

10 篇 电子文献
0 种 纸本馆藏

日期分布

机构

4 篇 西安紫光国芯半导...
3 篇 西安华芯半导体有...
2 篇 长鑫存储技术有限...
1 篇 北京新忆科技有限...

作者

7 篇 俞冰
7 篇 亚历山大
3 篇 谈杰
3 篇 段会福
2 篇 尚为兵
1 篇 李红文
1 篇 马向超
1 篇 王坤
1 篇 许天辉
1 篇 郝福亨

语言

10 篇 中文

检索条件"主题词=灵敏放大器阵列"

共 10 条记录，以下是1-10 订阅

全选清除本页清除全部题录导出标记到"检索档案"

详细简洁

排序：

多参考并行读取存储器及读取方法

多参考并行读取存储器及读取方法

引用

作者：许天辉马向超王坤 100083 北京市海淀区中关村东路1号院1号楼A座十三层A1301室

本申请提出一种多参考并行读取存储器及读取方法，存储器包括：存储单元阵列、位线选择电路、M个灵敏放大器阵列、M路错误检测电路、数据输出选择电路；位线选择电路包括N个全局位线，读取操作时N个全局位线输出电信号到每个灵敏放大器... 详细信息

标准号: CN118038916A

本申请提出一种多参考并行读取存储器及读取方法，存储器包括：存储单元阵列、位线选择电路、M个灵敏放大器阵列、M路错误检测电路、数据输出选择电路；位线选择电路包括N个全局位线，读取操作时N个全局位线输出电信号到每个灵敏放大器阵列；每个灵敏放大器阵列将N个全局位线输入的电信号与每个灵敏放大器阵列对应的读参考信号进行比较，将比较结果输出到对应的错误检测电路；每路错误检测电路对对应的灵敏放大器阵列输入的比较结果中的第一数据进行错误检测，基于检测结果输出第二数据及第二数据对应的校验标志信号到数据输出选择电路；数据输出选择电路从M路错误检测电路输出的第二数据中选择最终数据输出。提高了读取的准确性和可靠性。

关键词：灵敏放大器阵列错误检测电路全局位线数据输出选择电路输出读取位线选择电路存储器存储单元阵列标志信号并行读取错误检测第一数据读取操作检测结果数据对应最终数据校验参考申请

来源：评论

学校读者我要写书评

暂无评论

读写转换电路及存储器

读写转换电路及存储器

引用

作者：尚为兵 230601 安徽省合肥市经济技术开发区空港工业园兴业大道388号

本公开提供一种读写转换电路及存储器。读写转换电路连接全局信号线，且通过局部信号线和互补局部信号线连接灵敏放大器阵列，用于在接收到读控制信号时将局部信号线上的信号传输到全局信号线，以及在接收到写控制信号时将全局信号线上... 详细信息

标准号: CN116705089A

本公开提供一种读写转换电路及存储器。读写转换电路连接全局信号线，且通过局部信号线和互补局部信号线连接灵敏放大器阵列，用于在接收到读控制信号时将局部信号线上的信号传输到全局信号线，以及在接收到写控制信号时将全局信号线上的信号传输到局部信号线，包括：预充电模块，连接预设电压源、局部信号线和互补局部信号线，预设电压源用于在读写间隙提供第一电压，以及在空闲时段提供第二电压，预充电模块用于在读写间隙将第一电压传输到局部信号线和互补局部信号线，在空闲时段将第二电压传输到局部信号线和互补局部信号线，其中，第二电压小于第一电压。本公开实施例可以降低读写转换电路的占用面积。

关键词：局部信号全局信号转换电路读写预充电模块电压传输空闲时段信号传输预设电压灵敏放大器阵列读控制信号写控制信号存储器线连接占用

来源：评论

学校读者我要写书评

暂无评论

存储器结构以及存储器

存储器结构以及存储器

引用

作者：尚为兵李红文 230601 安徽省合肥市经济技术开发区空港工业园兴业大道388号

本公开提供一种存储器结构以及存储器，涉及集成电路制造技术领域。存储器结构包括多个沿第一方向平行设置、沿第二方向延伸的存储阵列，每两个存储阵列之间设置有一个沿第二方向延伸的灵敏放大器阵列，灵敏放大器阵列包括奇数位灵敏放... 详细信息

标准号: CN116072168A

本公开提供一种存储器结构以及存储器，涉及集成电路制造技术领域。存储器结构包括多个沿第一方向平行设置、沿第二方向延伸的存储阵列，每两个存储阵列之间设置有一个沿第二方向延伸的灵敏放大器阵列，灵敏放大器阵列包括奇数位灵敏放大器阵列和偶数位灵敏放大器阵列，奇数位灵敏放大器阵列连接奇数位全局信号线，偶数位灵敏放大器阵列连接偶数位全局信号线；备用存储阵列，设置于第一方向上位于边缘的存储阵列一侧，与边缘的存储阵列之间设置有第一灵敏放大器阵列，第一灵敏放大器阵列与奇数位全局信号线和偶数位全局信号线均连接。本公开实施例可以提高存储器产品的可靠性、良品率和测试成功率。

关键词：灵敏放大器阵列存储阵列全局信号偶数位奇数位存储器结构方向延伸集成电路制造技术存储器产品方向平行存储器良品率成功率备用测试

来源：评论

学校读者我要写书评

暂无评论

一种基于开放位线结构的动态存储器

一种基于开放位线结构的动态存储器

引用

作者：亚历山大段会福俞冰谈杰 710055 陕西省西安市高新6路38号腾飞创新中心A座4层

本实用新型涉及一种基于开放位线结构的动态存储器，包括译码器电路、灵敏放大器阵列以及多个双存储单元，译码器电路包括结构相同的第一译码单元和第二译码单元，第一异或门电路的一个输入端接外部地址信号RA<0>，第一... 详细信息

标准号: CN205656855U

本实用新型涉及一种基于开放位线结构的动态存储器，包括译码器电路、灵敏放大器阵列以及多个双存储单元，译码器电路包括结构相同的第一译码单元和第二译码单元，第一异或门电路的一个输入端接外部地址信号RA<0>，第一异或门电路的另一个输入端接cfg_dualcell信号，第一反相器的输出端控制存储单元阵列模块中一个双存储单元的一根位线WL开启，第二异或门电路的一个输入端接外部地址信号RA<0>的反信号/RAI<0>，第二异或门电路的另一个输入端接cfg_dualcell信号，第二反相器的输出端控制存储单元阵列模块中一个双存储单元的另一根位线WL开启。克服了能耗高、可靠性低的技术问题，本实用新型显著改善了动态存储器的数据保持时间。

关键词：异或门电路输入端双存储单元存储单元阵列外部地址信号本实用新型动态存储器输出端控制译码器电路译码单元反相器位线灵敏放大器阵列开放位线数据保持能耗

来源：评论

学校读者我要写书评

暂无评论

一种存储器阵列结构

一种存储器阵列结构

引用

作者：郝福亨亚历山大俞冰 710055 陕西省西安市高新6路38号腾飞创新中心A座4层

本发明提供一种存储器阵列结构，包括若干存储阵列和若干设置于相邻两个存储阵列之间的中间灵敏放大器阵列；相邻两个存储阵列之间设置一个中间灵敏放大器阵列；所述若干存储阵列包括两个边界存储阵列，所述两个边界存储阵列各连接有一... 详细信息

标准号: CN103177751B

本发明提供一种存储器阵列结构，包括若干存储阵列和若干设置于相邻两个存储阵列之间的中间灵敏放大器阵列；相邻两个存储阵列之间设置一个中间灵敏放大器阵列；所述若干存储阵列包括两个边界存储阵列，所述两个边界存储阵列各连接有一个边界灵敏放大器阵列；所述边界灵敏放大器阵列中的每一灵敏放大器连接对应边界储存阵列中的两个位线。本发明通过在边界存储阵列旁设置边界灵敏放大器阵列，连接边界存储阵列中冗余存储单元的位线，可以有效的使用一半的冗余存储单元，提高了存储单元的使用率；该等单元可以用于提供额外的随机存储器或只读存储器，这些存储器可以用来存储各种芯片中所需的配置信息和自修复所需的信息或者测试芯片时所需信息等。

关键词：存储阵列灵敏放大器阵列两个冗余存储单元设置存储器阵列结构灵敏放大器随机存储器只读存储器存储器测试芯片储存阵列存储单元连接边界连接对应配置信息所需信息自修复个位中间使用率位线一种存储芯片连接有效

来源：评论

学校读者我要写书评

暂无评论

一种存储器

一种存储器

引用

作者：亚历山大俞冰 710055 陕西省西安市高新6路38号腾飞创新中心A座4层

本发明提供一种存储器，主要解决了现有存储器中加入的两个额外的存储阵列中的存储单元不能读写，从而导致晶元面积利用率低，产品成本高的问题。该存储器包括多个存储阵列，各存储阵列之间均设置有灵敏放大器阵列；两端部存储阵列的外... 详细信息

标准号: CN105139888A

本发明提供一种存储器，主要解决了现有存储器中加入的两个额外的存储阵列中的存储单元不能读写，从而导致晶元面积利用率低，产品成本高的问题。该存储器包括多个存储阵列，各存储阵列之间均设置有灵敏放大器阵列；两端部存储阵列的外侧设置有基准电位提供模块，基准电位提供模块与端部存储阵列之间设置有灵敏放大器阵列；基准电位提供模块是电容，电容的一个极板与位线材质相同且面积与存储单元的位线面积相同，另一个极板为衬底。该存储器提高晶元面积利用率，极大地减少了芯片的体积和加工成本。

关键词：存储阵列存储器基准电位提供模块灵敏放大器阵列面积利用率存储单元电容极板晶元位线产品成本材质相同存储器中面积相同外侧设置两端部体积和衬底读写两个设置一种芯片加工导致减少加入解决

来源：评论

学校读者我要写书评

暂无评论

一种基于开放位线结构的动态存储器

一种基于开放位线结构的动态存储器

引用

作者：亚历山大段会福俞冰谈杰 710055 陕西省西安市高新6路38号腾飞创新中心A座4层

本发明涉及一种基于开放位线结构的动态存储器，包括译码器电路、灵敏放大器阵列以及多个双存储单元，译码器电路包括结构相同的第一译码单元和第二译码单元，第一异或门电路的一个输入端接外部地址信号RA<0>，第一异或... 详细信息

标准号: CN105895147B

本发明涉及一种基于开放位线结构的动态存储器，包括译码器电路、灵敏放大器阵列以及多个双存储单元，译码器电路包括结构相同的第一译码单元和第二译码单元，第一异或门电路的一个输入端接外部地址信号RA<0>，第一异或门电路的另一个输入端接cfg_dualcell信号，第一反相器的输出端控制存储单元阵列模块中一个双存储单元的一根字线WL开启，第二异或门电路的一个输入端接外部地址信号RA<0>的反信号/RAI<0>，第二异或门电路的另一个输入端接cfg_dualcell信号，第二反相器的输出端控制存储单元阵列模块中一个双存储单元的另一根字线WL开启。克服了能耗高、可靠性低的技术问题，本发明显著改善了动态存储器的数据保持时间。

关键词：异或门电路输入端双存储单元存储单元阵列外部地址信号动态存储器输出端控制译码器电路译码单元反相器字线灵敏放大器阵列开放位线数据保持能耗

来源：评论

学校读者我要写书评

暂无评论

存储器

存储器

引用

作者：亚历山大俞冰 710055 陕西省西安市高新6路38号腾飞创新中心A座4层

标准号: CN103187087B

本发明提供一种存储器，主要解决了现有存储器中加入的两个额外的存储阵列中的存储单元不能读写，从而导致晶元面积利用率低，产品成本高的问题。该存储器包括多个存储阵列，各存储阵列之间均设置有灵敏放大器阵列；两端部存储阵列的外侧设置有基准电位提供模块，基准电位提供模块与端部存储阵列之间设置有灵敏放大器阵列；基准电位提供模块是选通管或电容，选通管与存储阵列中的选通管类型相同，大小为存储阵列中的选通管大小的N倍，N为一个字线上所连接的存储单元的个数。该存储器提高晶元面积利用率，极大地减少了芯片的体积和加工成本。

关键词：存储阵列选通管存储器基准电位提供模块灵敏放大器阵列面积利用率存储单元晶元产品成本存储器中类型相同外侧设置两端部体积和电容读写两个设置一种字线芯片连接加工导致加入减少解决

来源：评论

学校读者我要写书评

暂无评论

一种存储器

一种存储器

引用

作者：亚历山大俞冰 710055 陕西省西安市高新区高新六路38号A座4楼

标准号: CN105139888B

关键词：存储阵列存储器基准电位灵敏放大器阵列面积利用率存储单元电容极板晶元位线产品成本外侧设置两端部衬底读写芯片加工

来源：评论

学校读者我要写书评

暂无评论

一种基于开放位线结构的动态存储器

一种基于开放位线结构的动态存储器

引用

作者：亚历山大段会福俞冰谈杰 710055 陕西省西安市高新6路38号腾飞创新中心A座4层

标准号: CN105895147A

本发明涉及一种基于开放位线结构的动态存储器，包括译码器电路、灵敏放大器阵列以及多个双存储单元，译码器电路包括结构相同的第一译码单元和第二译码单元，第一异或门电路的一个输入端接外部地址信号RA<0>，第一异或门电路的另一个输入端接cfg_dualcell信号，第一反相器的输出端控制存储单元阵列模块中一个双存储单元的一根位线WL开启，第二异或门电路的一个输入端接外部地址信号RA<0>的反信号/RAI<0>，第二异或门电路的另一个输入端接cfg_dualcell信号，第二反相器的输出端控制存储单元阵列模块中一个双存储单元的另一根位线WL开启。克服了能耗高、可靠性低的技术问题，本发明显著改善了动态存储器的数据保持时间。

关键词：异或门电路输入端双存储单元存储单元阵列外部地址信号动态存储器输出端控制译码器电路译码单元反相器位线灵敏放大器阵列开放位线数据保持能耗

来源：评论

学校读者我要写书评

暂无评论

没有更多数据了...

全选清除本页清除全部题录导出标记到“检索档案”

共1页 << < 1 > >>

检索报告对象比较合并检索0

隐藏清空

合并搜索

回到顶部

执行限定条件

内容：

评分：

请选择保存的检索档案：

请选择收藏分类：

订阅名称：

通借通还

温馨提示：

图书名称：

借书校区：

取书校区：

手机号码：

邮箱地址：

一卡通帐号：

电话和邮箱必须正确填写，我们会与您联系确认。

联系人：

所在院系：

联系邮箱：

联系电话：

内蒙古自治区呼和浩特市赛罕区大学西街235号邮编: 010021

建议与咨询 留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

机构

作者

语言

请选择保存的检索档案： 新增检索档案 确定 取消

请选择收藏分类： 新增自定义分类 确定 取消

通借通还

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

请选择保存的检索档案：

请选择收藏分类：