为了实现能源的高效利用,通过减小器件的导通电阻和栅漏电容来降低MOSFET的功耗一直是功率电子学的研究热点,但二者存在折衷关系.碳化硅的材料优势使碳化硅MOSFET更适合高频应用,在不过多增大导通电阻的情况下,减小栅漏电容以降低器件在高频应用中的动态功耗是本文的设计重点.提出了一种带有沟槽型源端和N型包裹区的碳化硅沟槽MOSFET结构,被称为槽源N包裹型(Trench Source With N-type,TSN)器件,通过将栅漏电容转换为栅源和漏源电容串联的形式,在维持MOSFET的导通电阻不过多增大的前提下,降低了栅漏电容.介绍了TSN碳化硅沟槽MOSFET器件结构和制备工艺流程,通过TCAD仿真对栅沟槽深度、N型包裹区的掺杂浓度和宽度、P+型埋层的垂直注入和横向注入深度、源极槽深度进行了优化设计.仿真结果表明,器件的击穿电压达到1420 V,特征导通电阻为3.1mΩ·cm^(2),特征栅漏电容为12.4pF·cm^(-2)。在与常规UMOS结构近似相等的击穿电压下,虽然特征导通电阻略有增大,但特征栅漏电容明显降低,这两项参数的乘积降低了78.9%.
暂无评论