检索结果-内蒙古大学图书馆

微计算机信息 2006年第12Z期22卷 238-240,177页

作者：陈聪葛宁阮方清华大学电子工程系北京100084

文章分析了环形振荡器中延迟环节内与延迟时间(即振荡频率)有关的MOS管参数问题,结合一个中心频率为600MHz,0.18-μmCOMS制造工艺,1.8-V电源电压的VCO设计,做了仿真验证。最后文章总结出对于一般的基于环形振荡器的压控振荡器的频率调... 详细信息

文章分析了环形振荡器中延迟环节内与延迟时间(即振荡频率)有关的MOS管参数问题,结合一个中心频率为600MHz,0.18-μmCOMS制造工艺,1.8-V电源电压的VCO设计,做了仿真验证。最后文章总结出对于一般的基于环形振荡器的压控振荡器的频率调解的方法。

关键词：环形振荡器压控振荡器频率延迟

来源：评论

学校读者我要写书评

暂无评论

RTD-HBT高速低功耗环形振荡器的分析

引用

半导体技术 2007年第5期32卷 422-425,450页

作者：王小丽牛萍娟刘宏伟郭维廉毛陆虹杨广华天津工业大学信息与通信工程学院天津300160 天津大学电子信息工程学院天津300072

RTD与HBT是高频高速器件,共振隧穿二极管-异质结晶体管(RTD-HBT)环形振荡器有很好的应用前景。详细介绍了RTD-HBT高速低功耗环形振荡器的工作原理,建立了RTD,HBT及RTD-HBT环形振荡器的等效电路模型,并对RTD-HBT环形振荡器用Pspice模拟... 详细信息

RTD与HBT是高频高速器件,共振隧穿二极管-异质结晶体管(RTD-HBT)环形振荡器有很好的应用前景。详细介绍了RTD-HBT高速低功耗环形振荡器的工作原理,建立了RTD,HBT及RTD-HBT环形振荡器的等效电路模型,并对RTD-HBT环形振荡器用Pspice模拟软件进行了电路模拟。模拟结果与预期结果一致,有助于指导该电路的设计。

关键词：共振隧穿二极管-异质结晶体管反相器环形振荡器 Pspice软件

来源：评论

学校读者我要写书评

暂无评论

基于环形振荡器的硬件木马检测方法的研究

基于环形振荡器的硬件木马检测方法的研究

引用

作者：安俊儒黑龙江大学

学位级别：硕士

随着电子技术的不断发展,各种类型的硬件和软件开始应用到了各个行业中,但是在应用过程中出现的木马严重威胁到了信息管理的安全性,而存在于芯片中的硬件木马在危害程度上显著高于软件木马,这引发了学术界的关注。首先,本文使用EP4CE30F... 详细信息

随着电子技术的不断发展,各种类型的硬件和软件开始应用到了各个行业中,但是在应用过程中出现的木马严重威胁到了信息管理的安全性,而存在于芯片中的硬件木马在危害程度上显著高于软件木马,这引发了学术界的关注。首先,本文使用EP4CE30F23C8型号FPGA实现了SM3加密算法,以此来模拟一个专用加密芯片。在FPGA中设置了12个环形振荡器(Ring Oscillator,RO),理论上有硬件木马的环形振荡器的计数应有别于没有硬件木马的计数,通过观察计数便能得知芯片内是否存在木马。环形振荡器的振荡次数与温度有着一定关系,所以本文分别在25℃、30℃、35℃、40℃和45℃的环境下进行实验,并获取数据。其次,得出的计数如果只是单纯地求平均数之后进行对比的效果并不理想,所以本文采用了差值归一化算法对数据进行处理,通过观察差值归一化处理后的结果图会发现,在常温下植入硬件木马的环形振荡器处的差值有着明显的差距。最后,使用3种机器学习算法对数据进行进一步处理,通过得到的正确率与结果图可以发现,使用逻辑回归算法得出的正确率在94.67%以上;使用K-means算法得出的正确率在98.5%以上;使用改进后的支持向量机算法得出的正确率也在80%以上。由此可证明使用环形振荡器检测硬件木马的正确率很高,是一种很高效的方法。

关键词：硬件木马 FPGA 环形振荡器温度差值归一化机器学习

来源：评论

学校读者我要写书评

暂无评论

一种极低功耗数字可调的DLS环形振荡器设计

一种极低功耗数字可调的DLS环形振荡器设计

引用

作者：余飞龙安徽大学

学位级别：硕士

随着5G通信和大数据时代的到来,各种无线物联网和通信基础设施之间的数据传输更为密切,而这些通信设备都少不了时钟的驱动,时钟电路在芯片中占着很重要的地位。振荡器是一种常见的时钟电路,它的种类有很多,但是目前在低功耗、低成本、... 详细信息

随着5G通信和大数据时代的到来,各种无线物联网和通信基础设施之间的数据传输更为密切,而这些通信设备都少不了时钟的驱动,时钟电路在芯片中占着很重要的地位。振荡器是一种常见的时钟电路,它的种类有很多,但是目前在低功耗、低成本、可集成的芯片领域里面,RC振荡器和环形振荡器是最常用的。本文的目标是设计一个极低功耗的动态泄漏电流抑制(Dynamic Leakage Suppression,DLS)环形振荡器,它可以产生一个32.768KHZ的振荡频率,并且可以通过数字电路校准的方法来提高输出频率的精度,从而提高稳定性。本文的主要工作包括:首先,设计了可调节频率的DLS环形振荡器,它的调频分为粗调和细调。其中6-bit DAC阵列作为粗调电路,通过电容的切换改变输出电压从而去改变DLS逻辑电路栅极的电压,控制电流变化来调节频率;6-bit电容阵列作为细调电路,通过改变电容阵列的总的容值来调节频率。其次,设计了一个输出频率随电压、温度和工艺偏差小于百分之一的RC振荡器,它作为频率基准源,去校准DLS环形振荡器。因为RC振荡器的功耗较大,所以它的工作状态为周期唤醒,校准完毕以后马上关闭。然后,使用verilog设计了数字校准电路,简单验证了数字电路的正确性以后进行了数模混合仿真。最后,完成了整体的版图设计,并进行了后仿真验证。本文基于TSMC 180nm的工艺,在virtuoso中进行了振荡器的版图设计和后仿真验证。仿真结果表明:在电源电压为600mV,温度为27℃,工艺角为TT时,经过数字校准以后的输出频率为33.1KHZ,功耗为5.47nW;在电源电压为600mV,工艺角为TT的条件下,温度从-10℃变化到80℃时,振荡器的输出频率变化为155ppm/℃;在温度为27℃,工艺角为TT的条件下,电源电压从0.5V变化到0.9V时,振荡器的输出频率偏差为2.25%/V。

关键词：环形振荡器 DLS逻辑电路低功耗数字校准

来源：评论

学校读者我要写书评

暂无评论

基于环形振荡器的低功耗超宽带频率综合器研究与设计

基于环形振荡器的低功耗超宽带频率综合器研究与设计

引用

作者：邓云天华南理工大学

学位级别：硕士

随着通信技术的快速进步以及物联网设备的广泛应用,超宽带设备也随之走进千家万户,通过发送极窄脉冲信号来传输信号,也越来越受到人们的关注,由此对时钟产生电路的集成度以及功耗提出了更高的要求。锁相环频率综合器作为超宽带片上系统... 详细信息

随着通信技术的快速进步以及物联网设备的广泛应用,超宽带设备也随之走进千家万户,通过发送极窄脉冲信号来传输信号,也越来越受到人们的关注,由此对时钟产生电路的集成度以及功耗提出了更高的要求。锁相环频率综合器作为超宽带片上系统的时钟来源,需要达到低噪声、低杂散,同时也要能够保证有大的频率调节范围。而如何在满足以上指标的情况下,实现低功耗一直是锁相环电路研究的热点。本文基于28nm CMOS工艺,研究设计了一款具有低功耗的锁相环频率综合器。该电路由鉴频鉴相器,电荷泵、环路低通滤波器、两级差分压控振荡器、多模分频器以及自动频率校准模块组成。通过建立系统模型,推导鉴频鉴相器、电荷泵以及压控振荡器等模型的噪声传输特性。同时通过Cadence仿真验证,锁相环电路在符合UWB技术要求的同时实现了低功耗。在各个模块的电路设计方面,本文设计了两级差分环形振荡器,在实现了大频率调节范围、四相信号输出以及小面积的同时也具有良好的线性度;设计了低功耗电荷泵,采用运放钳制、互补开关、超前信号控制开关等技术减小了电荷泵的非理想效应,在降低功耗的同时保证了高线性度以及较小的噪声和电压纹波,从而保证了锁相环的低噪声和低杂散;基于多模分频器原理重新设计了分频器电路,在满足分频功能的同时进一步降低了功耗;基于Matlab建立了环路模型,同时根据相位噪声传输曲线调整环路参数,完成了环路低通滤波器的设计。系统仿真结果表明,在输入参考时钟频率38.4MHz的情况下,本设计产生了可调频率范围为6.5GHz～10GHz的四相正交时钟。输出频率为8GHz时,本设计整体相位噪声为-98.67dBc/Hz@1MHz,平均功耗为2.79mW,在满足UWB性能指标的同时实现了低功耗。

关键词：频率综合器锁相环环形振荡器低功耗超宽带

来源：评论

学校读者我要写书评

暂无评论

基于环形振荡器的锁相环相位噪声研究

基于环形振荡器的锁相环相位噪声研究

引用

作者：何国军电子科技大学

学位级别：硕士

锁相环(PLL)能够输出一个精准的时钟信号,这个时钟信号的频率是参考信号频率的N倍,其频率可高达GHz。因此,锁相环已被广泛应用于通信系统的时钟和数据恢复电路,微处理器的时钟产生电路,以及无线应用中的频率合成等方面。有许多指标来衡... 详细信息

锁相环(PLL)能够输出一个精准的时钟信号,这个时钟信号的频率是参考信号频率的N倍,其频率可高达GHz。因此,锁相环已被广泛应用于通信系统的时钟和数据恢复电路,微处理器的时钟产生电路,以及无线应用中的频率合成等方面。有许多指标来衡量锁相环的性能,但最重要的指标是相位噪声。影响相位噪声的因素具有不同的性质,这些影响因素主要包括热噪声,闪烁噪声,散粒噪声,基准噪声,衬底噪声和电源噪声。然而很难找到一种通用的方法来包含各种影响因素,以获得PLL系统的总相位噪声。传统的相位噪声计算方法没有考虑所提到的影响因素,只能作一定程度的参考;一些采用复杂模型的方法获得的总相位噪声,其结果并不能较好地对应实际电路;其他的方法利用频谱图或时域抖动图的方式来计算相位噪声。然而,这些方法均不能准确地计算相位噪声。为了解决上述问题,本文提出了一种简单的方法来准确地计算各影响因素引起的相位噪声,获得比较实用的PLL电路的总相位噪声。该方法使用特殊的叠加理论,统一各影响因素在一个实际的PLL电路中的相位噪声传递函数,能够通过传递函数的计算得到锁相环的总相位噪声以及用图形方式来呈现各传递函数。对于PLL集成电路设计者来说,本文提出的计算方法对考虑各因素对相位噪声的影响及设计高性能的PLL电路具有很高的参考价值。为了验证提出的计算公式的有效性,用标准的CMOS 0.25μm工艺设计了输出时钟为48MHz的电荷泵锁相环。仿真结果表明,实现了带内的相位噪声低于-88.6dBc/Hz,带外的相位噪声为-108.4dBc/Hz@1MHz。这些电路仿真结果与理论计算结果基本一致,它们的绝对误差低于2.54dBc/Hz。

关键词：锁相环电荷泵环形振荡器相位噪声模型相位噪声优化

来源：评论

学校读者我要写书评

暂无评论

基于环形振荡器的硅通孔(TSV)故障测试方法研究

基于环形振荡器的硅通孔(TSV)故障测试方法研究

引用

作者：于浩桂林电子科技大学

学位级别：硕士

随着时钟频率的增加信号完整性问题变得越来越严重。硅通孔（Through Silicon Via，TSV）作为三维集成互连的一项新技术，逐渐进入人们的视线。但目前TSV的技术还不成熟，制造TSV的过程中不可避免的出现缺陷，缺陷TSV会降低三维集成电路... 详细信息

随着时钟频率的增加信号完整性问题变得越来越严重。硅通孔（Through Silicon Via，TSV）作为三维集成互连的一项新技术，逐渐进入人们的视线。但目前TSV的技术还不成熟，制造TSV的过程中不可避免的出现缺陷，缺陷TSV会降低三维集成电路(3D-IC)的良率，影响三维芯片间的信号传输性能。因此对绑定前的TSV进行信号完整性分析及故障测试变得尤为重要。但由于TSV尺寸非常小并且非常脆弱，在使用传统的探针测试方法时，探针的机械应力会对TSV造成损伤，违背测试TSV的初衷。所以本文提出一种非探针的TSV故障测试方法，主要研究工作如下：　　1.在TSV工艺技术及3D-IC知识的基础上，建立TSV三维全波仿真模型。对TSV的结构参数进行分析，得到各项结构参数变化对TSV传输性能影响的变化规律，为TSV结构参数选取提供依据。　　2.建立TSV开路故障和短路故障的三维模型，结合电流密度变化，分析故障的物理参数变化对信号传输性能的影响。在分析TSV故障产生机理的基础上，分析开路故障和短路故障效应的异同。基于高速电路理论及参数提取方法分别建立TSV开路故障和短路故障等效电路，并进行仿真验证正确性。　　3.提出基于环形振荡器的TSV故障的非探针测试方法，用TSV作为负载，通过环形振荡器测量振荡周期。TSV故障造成电阻电容参数的变化，导致振荡周期的变化，通过测量这些变化可以检测TSV故障。同时对TSV故障的不同位置引起的周期变化进行研究与分析。测试结构是基于45nmPTM COMS工艺的HSPICE进行设计与模拟，模拟结果表明，与同类方法相比，此方法在对TSV不造成损伤的基础上能对TSV不同位置处的故障进行分析和判断。

关键词：硅通孔 TSV故障测试方法环形振荡器信号完整性三维集成电路

来源：评论

学校读者我要写书评

暂无评论

基于CMOS工艺LC振荡器电流效率的研究与环形振荡器的设计

基于CMOS工艺LC振荡器电流效率的研究与环形振荡器的设计

引用

作者：粟恒智中国科学技术大学

学位级别：硕士

负责提供时钟参考信号的CMOS振荡器,是现代通信系统里面最常见和最重要的模块之一。CMOS振荡器主要可以分为电感电容(LC)振荡器和环形振荡器两种类型。电感电容振荡器,它具有较好的相位噪声性能,可适用于高频等特点；环形振荡器,它具有... 详细信息

负责提供时钟参考信号的CMOS振荡器,是现代通信系统里面最常见和最重要的模块之一。CMOS振荡器主要可以分为电感电容(LC)振荡器和环形振荡器两种类型。电感电容振荡器,它具有较好的相位噪声性能,可适用于高频等特点；环形振荡器,它具有面积较小,调谐范围较宽等特点,它们均能作为锁相环的一部分,应用在不同参数要求的通信系统之中。高频谱纯度和低功耗是LC振荡器设计中的重点和难点,而电流效率则与这两者均有着紧密的联系,这让电流效率成为近些年来振荡器研究的一个热门方向。本文对工业界广泛使用的B类和C类振荡器的电流效率进行了定量的分析和计算,得到了关于在大幅度情况下,电流效率与临界角,导通角之间的表达式,仿真结果表明,理论与仿真数据误差在5%以内。此外,电流效率不仅可以应用于推导出大幅度情况下1／f2噪声的表达式,还可以应用于高Figure-of-Merit(FoM)值振荡器的设计。射频识别(RFID)技术由于具有在短时间内无需接触就能快速识别大量信息的优点,它经常被用于提高信息(物流信息,标签信息)识别的时效性及准确度。锁相环为RFID芯片提供参考频率,是决定RFID芯片接收和发射性能的关键部分,而压控振荡器则是设计的重点和难点。设计的锁相环输出工作频率范围为840～960 MHz,功耗为31.21 mW,在距中心频率840.125 MHz频偏100 kHz处的相位噪声为-108.5 dBc/Hz,频偏1 MHz处的相位噪声为-132.3 dBc/Hz。与同类锁相环相比较,本文电路在噪声和功耗方面具有一定优势。环形振荡器由于其无电感,面积小,可实现较宽的调谐范围,在低中频通信系统中得到了广泛使用。本文阐述了环形振荡器的两种应用：一种是在1.5GHz-3GHz电荷泵锁相环中的应用,它的实际输出频率为1.13GHz-3.73GHz,在偏离中心频率100 KHz处的相位噪声为-60.49 dBc/Hz,偏离中心频率1 MHz处的相位噪声为-86.84 dBc/Hz;另一种是开环补偿技术对环形振荡器电源噪声的消减,使用带负反馈的电流偏置电路补偿由于电源噪声引起的中心频率变化,噪声消除效果良好,电源敏感度仅为0.0095mUI/mV。仿真结果表明,环形振荡器总的功耗为1.7mmW,在1MHz频偏处噪声为96.5dBc/Hz。

关键词： LC振荡器电流效率环形振荡器锁相环开环补偿技术

来源：评论

学校读者我要写书评

暂无评论

基于环形振荡器的硅通孔测试方法研究

基于环形振荡器的硅通孔测试方法研究

引用

作者：徐康康哈尔滨工业大学

学位级别：硕士

传统的二维集成电路已经不能通过减小其尺寸来达到进一步提高性能的目的,摩尔定律正在逐渐失效。为了延续摩尔定律以及进一步提高集成电路的性能,三维集成电路的概念被提出。不同于传统的二维集成电路,三维集成电路将芯片中各个模块通... 详细信息

传统的二维集成电路已经不能通过减小其尺寸来达到进一步提高性能的目的,摩尔定律正在逐渐失效。为了延续摩尔定律以及进一步提高集成电路的性能,三维集成电路的概念被提出。不同于传统的二维集成电路,三维集成电路将芯片中各个模块通过硅通孔垂直堆叠,以达到减小互连线长度、减小寄生参数和提高集成电路性能的目的。硅通孔是三维集成中最重要的器件之一,由于集成电路上的硅通孔密度很高,而且十分脆弱,因此传统的探针结构不适用与硅通孔的测试。如何对硅通孔进行测试以提高芯片良品率和对工艺进行监测是三维集成电路中的一个重要课题。本文对三维集成电路中的硅通孔测试进行研究。由于本文采用电学方法对硅通孔进行故障诊断,所以本文首先对硅通孔的电学建模进行研究。前人的文献往往脱离硅通孔的物理尺寸而对硅通孔测试进行研究而且仅仅采用公式分析的方法导致了电学模型不够精确,本文通过三维全波仿真软件对硅通孔物理模型进行分析,通过仿真软件得到的硅通孔等效电学模型会更加精确,随后在硅通孔物理模型上注入故障,研究故障对硅通孔等效电学模型的影响。仿真结果表明,硅通孔的孔洞故障导致硅通孔的等效电阻增加,硅通孔的漏电故障导致硅通孔和外层基质形成的等效电容和电介质层的等效电阻减小。接着本文分析了传统的环形振荡器的硅通孔测试结构的缺点,并针对这些缺点加以改进,提出了两种新的硅通孔内建自测试结构——RC环形振荡器和施密特环形振荡器。RC环形振荡器通过在环形振荡器上增加RC电路,使得环形振荡器的周期上升,而且其输出周期在硅通孔发生漏电故障时的变化量增大,使得更加微弱的漏电故障可以被检测出来。仿真结构表明RC环形振荡器可以检测出0.2μm2及其以上的漏电故障。施密特环形振荡器是将硅通孔接收端的反相器换成施密特触发器。理论分析和仿真结构都表明施密特触发器正向阈值高、反向阈值低的特点有利于硅通孔孔洞故障的检测和诊断。仿真结果表明,当硅通孔发生孔洞电阻为30k?、位于硅通孔中间部位的孔洞故障时,普通的环形振荡器周期变化了384ps,而对于施密特环形振荡器其周期变化了884ps,较普通的环形振荡器测试结构有所改善。对于漏电故障,本文利用了施密特触发器上的一个反相器实现了一个分压电路来进行硅通孔漏电故障的诊断,该方法对硅通孔的漏电故障有很高的敏感性。仿真结果表明当硅通孔发生1μm2漏电故障时,硅通孔上端节点电压变化了0.078V。

关键词：三维集成电路硅通孔故障诊断环形振荡器

来源：评论

学校读者我要写书评

暂无评论

基于环形振荡器PUF的加密测试电路设计

基于环形振荡器PUF的加密测试电路设计

引用

作者：徐洵南京邮电大学

学位级别：硕士

随着集成电路的规模日益增长,测试技术的创新迫在眉睫。为了减小芯片生产中存在的良率问题,可测性设计被引入到芯片测试中,其中扫描链技术应用最为广泛。扫描链技术的引入虽然提高了测试的可靠性,但是另一方面又给攻击者提供了侵入芯片... 详细信息

随着集成电路的规模日益增长,测试技术的创新迫在眉睫。为了减小芯片生产中存在的良率问题,可测性设计被引入到芯片测试中,其中扫描链技术应用最为广泛。扫描链技术的引入虽然提高了测试的可靠性,但是另一方面又给攻击者提供了侵入芯片的路径,使得安全性大大降低。在已有的研究中,是分别在密钥生成阶段或者密钥传输阶段对电路进行保护,但是在这两个阶段都会有被攻击的风险,所以本设计主要是把两个阶段的保护结合起来,在密钥生成阶段以及密钥传输阶段同时进行防护。本文通过分析目前加密芯片受到的攻击类型以及防护手段,提出了一种基于环形振荡器PUF的加密测试技术,在密钥生成阶段以及密钥传输阶段分别对芯片进行保护。本设计主要包含加密算法密钥生成技术、密钥传输过程扫描链访问技术以及动态化安全扫描链技术。加密算法密钥生成技术主要由自参考环形振荡器PUF密钥生成模块、控制模块和计数模块组成。控制模块控制自参考环形振荡器PUF以及计数模块的启动,自参考环形振荡器PUF产生不同芯片相对应的振荡频率,计数模块通过统计振荡频次来生成二进制数,此二进制数可以作为芯片唯一认证的指纹,在AES加密芯片中即可作为初始密钥。密钥传输过程扫描链访问技术主要由测试向量输入及判决模块以及线性反馈移位寄存器组成。测试向量输入及判决模块主要是分析受攻击的类型,使得进入扫描链的测试向量是正确的测试向量或者是正确的测试向量和线性反馈移位寄存器生成的伪随机数据的异或值,在扫描链外围进行测试向量的干扰,从而达到保护的目的。动态化安全扫描链技术主要由安全扫描链模块组成。通过在扫描寄存器的输出端加入异或门以及反相器使得输出的路径增多,当测试向量进入扫描链时,扫描链发生变化,使得攻击者在扫描链的输出端观察到的是错误的响应。在三种技术的结合之下,无论是在密钥生成阶段还是密钥传输阶段,攻击者对芯片的攻击都会有相对应的防护手段应对,大大提高了芯片的安全性。通过对基于环形振荡器PUF的加密测试技术各模块进行实验分析,相比于传统的单一的在密钥生成阶段或者在密钥传输阶段进行保护存在的安全性低等问题,基于环形振荡器PUF的加密测试电路能够进一步的阻止加密信息的泄露,整体电路被破解的难度至少增加了1.6*10231倍。芯片的面积仅仅增加不到1%。

关键词：物理不可克隆函数可测性设计扫描链技术硬件安全高级加密标准环形振荡器

来源：评论

学校读者我要写书评

暂无评论

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案：

请选择收藏分类：

通借通还

建议与咨询 留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案： 新增检索档案 确定 取消

请选择收藏分类： 新增自定义分类 确定 取消

通借通还

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

请选择保存的检索档案：

请选择收藏分类：