检索结果-内蒙古大学图书馆

作者：黄元锡韩国京畿道

公开了锁存器电路、双倍数据速率环形计数器、混合型计数器件、模数转换器件和CMOS图像传感器，锁存器电路接收下一级锁存器电路的负输出作为反馈输入，双倍数据速率环形计数器用来对脉冲时段执行DDR计数并降低切换次数，混合型计数器... 详细信息

标准号: CN113271097B

公开了锁存器电路、双倍数据速率环形计数器、混合型计数器件、模数转换器件和CMOS图像传感器，锁存器电路接收下一级锁存器电路的负输出作为反馈输入，双倍数据速率环形计数器用来对脉冲时段执行DDR计数并降低切换次数，混合型计数器件通过使用基于锁存器的DDR环形计数器对低比特位部分进行计数以及通过使用二进制计数器对高比特位部分进行计数。双倍数据速率环形计数器可以包括环型耦接的多个锁存器。多个锁存器可以包括正边沿触发锁存器和负边沿触发锁存器。当前级锁存器根据计数器时钟来接收先前锁存器级的输出以移位至下一锁存器级，接收下一锁存器级的输出来检查至下一锁存器级的数据移位以及如果检查到数据移位则下降至低电平。

关键词：锁存器环形计数器锁存器级双倍数据计数器锁存器电路边沿触发数据移位二进制计数器模数转换器件计数器时钟低比特位反馈输入高比特位脉冲时段输出低电平负输出一级锁移位存器环型耦接电路检查

来源：评论

学校读者我要写书评

暂无评论

锁存器电路、双倍数据速率环形计数器及相关器件

锁存器电路、双倍数据速率环形计数器及相关器件

引用

作者：黄元锡韩国京畿道

标准号: CN113271097A

来源：评论

学校读者我要写书评

暂无评论

基于FPGA的环形计数器与扭环形计数器

引用

电脑知识与技术 2019年第3X期15卷 215-216页

作者：张铭郎于业弘解宇李恩来刘丽娟大连理工大学城市学院辽宁大连116100

为了实现能自启动的模8右移扭环形计数器和模4右移环形计数器的功能,以FPGA和verilog硬件描述语言为基础,包含IC181和IC182模块,以及21mux二选一选择器,实现了控制流水灯做出一些简单的控制。

关键词： FPGA verilog 环形计数器扭环形计数器

来源：评论

学校读者我要写书评

暂无评论

锁存器电路、双倍数据速率环形计数器及相关器件

锁存器电路、双倍数据速率环形计数器及相关器件

引用

作者：黄元锡韩国京畿道

标准号: CN106685411B

公开了锁存器电路、双倍数据速率环形计数器、混合型计数器件、模数转换器件和CMOS图像传感器，锁存器电路接收下一级锁存器电路的负输出作为反馈输入，双倍数据速率环形计数器用来对脉冲时段执行DDR计数并降低切换次数，混合型计数器件通过使用基于锁存器的DDR环形计数器来对低比特位部分进行计数以及通过使用二进制计数器来对高比特位部分进行计数。双倍数据速率环形计数器可以包括环型耦接的多个锁存器。多个锁存器可以包括交替布置的正边沿触发锁存器和负边沿触发锁存器。当前级锁存器根据计数器时钟来接收先前锁存器级的输出以移位至下一锁存器级，接收下一锁存器级的输出来检查至下一锁存器级的数据移位，以及如果检查到数据移位则下降至低电平。

关键词：锁存器环形计数器锁存器级双倍数据计数器锁存器电路边沿触发数据移位二进制计数器模数转换器件计数器时钟低比特位反馈输入高比特位交替布置脉冲时段输出低电平负输出一级锁移位存器环型耦接电路检查

来源：评论

学校读者我要写书评

暂无评论

锁存器电路、双倍数据速率环形计数器及相关器件

锁存器电路、双倍数据速率环形计数器及相关器件

引用

作者：黄元锡韩国京畿道

标准号: CN106685411A

来源：评论

学校读者我要写书评

暂无评论

以创新重塑生活:计算机的发展历程(8) 电子管计算机的初期机型

引用

无线电 2024年第9期 93-96页

作者：田浩不详

20世纪40年代后期,ENIAC的设计者约翰·莫奇利、普斯珀·埃克特与杰出科学家冯·诺伊曼一起,研制出一套性能更加优秀的电子离散变量自动计算机(EDVAC)。EDVAC拥有约6000枚电子管和12000枚晶体二极管,其电子管用量与ENIAC相... 详细信息

20世纪40年代后期,ENIAC的设计者约翰·莫奇利、普斯珀·埃克特与杰出科学家冯·诺伊曼一起,研制出一套性能更加优秀的电子离散变量自动计算机(EDVAC)。EDVAC拥有约6000枚电子管和12000枚晶体二极管,其电子管用量与ENIAC相比有大幅减少。相应地提高了整机运行的可靠性。EDVAC之所以能取得这样的成果,一方面是因为EDVAC采用超声波汞延迟线存储器代替了ENIAC中需要大量电子管的环形计数器,另一方面,也得益于晶体二极管这种新型元器件的成功应用。

关键词：晶体二极管环形计数器电子管延迟线埃克特新型元器件离散变量存储器

来源：评论

学校读者我要写书评

暂无评论

一种时间交织ADC的多相采样时钟产生电路

一种时间交织ADC的多相采样时钟产生电路

引用

作者：张浩赵超殷允金 211899 江苏省南京市江北新区研创园华创路73号高新总部大厦A幢5-6楼

本发明涉及一种时间交织ADC的多相采样时钟产生电路，采用创新结构设计，包括具有一个压控延迟单元VCDL的倍频锁相环MDLL、以及扭环形计数器JC，通过复用同一个压控延迟单元VCDL技术，使得每一路采样时钟均由同一个延迟单元产生，实现... 详细信息

标准号: CN117478130B

本发明涉及一种时间交织ADC的多相采样时钟产生电路，采用创新结构设计，包括具有一个压控延迟单元VCDL的倍频锁相环MDLL、以及扭环形计数器JC，通过复用同一个压控延迟单元VCDL技术，使得每一路采样时钟均由同一个延迟单元产生，实现信号的等相位延迟，保证了多路采样时钟具有固定相位差，避免了传统结构中多级多路延迟单元使用所导致的相位失配，进而减小多通道之间采样时钟失配对ADC谐波的恶化；并且所设计多相采样时钟架构，以单路ADC的采样时钟频率为输入，相较于传统结构中由高频时钟分频产生多相时钟而言，避免了在多通道多阵列SOC芯片中高频时钟的长距离传输而带来的信号恶化。

关键词：采样时钟压控延迟单元传统结构延迟单元多通道采样时钟产生采样时钟频率创新结构设计时间交织ADC 长距离传输固定相位差环形计数器多级多路多路采样多相时钟高频时钟相位失配信号恶化等相位锁相环中高频倍频单路分频复用减小谐波配对延迟电路架构恶化保证

来源：评论

学校读者我要写书评

暂无评论

一种时间交织ADC的多相采样时钟产生电路

一种时间交织ADC的多相采样时钟产生电路

引用

作者：张浩赵超殷允金 211899 江苏省南京市江北新区研创园华创路73号高新总部大厦A幢5-6楼

标准号: CN117478130A

来源：评论

学校读者我要写书评

暂无评论

一种基于相位误差自动校正的高频晶体振荡器

一种基于相位误差自动校正的高频晶体振荡器

引用

作者：王子轩王鑫蔡志匡殷允金张文京谢祖帅姚佳飞郭宇锋 210023 江苏省南京市栖霞区文苑路9号

本发明公开了一种基于相位误差自动校正的高频晶体振荡器，包括高频晶体、负载电容、两个单刀双掷开关、环形振荡器、8分频电路、扭环形计数器、峰值检测器、缓冲器、数字模块、多路选择器和放大器，本发明在电路对高频晶体进行能量注... 详细信息

标准号: CN115498998B

本发明公开了一种基于相位误差自动校正的高频晶体振荡器，包括高频晶体、负载电容、两个单刀双掷开关、环形振荡器、8分频电路、扭环形计数器、峰值检测器、缓冲器、数字模块、多路选择器和放大器，本发明在电路对高频晶体进行能量注入的同时，检测注入信号与晶体振荡信号之间的相位误差并自动校正，使相位误差始终小于45°。本发明保证了高频晶体内部能量持续高效的线性增长，大大降低晶体达到稳定振荡幅度所需的启动时间，实现快速启动；且基于相位误差自动校正技术，本发明在极大地降低启动时间的同时，大幅降低了产生能量注入信号的信号源频率精度要求，本发明显著地提升了芯片良率。

关键词：相位误差高频晶体自动校正注入信号缓冲器放大器高频晶体振荡器单刀双掷开关晶体振荡信号多路选择器峰值检测器环形计数器环形振荡器信号源频率分频电路负载电容精度要求快速启动数字模块稳定振荡线性增长良率电路芯片检测保证

来源：评论

学校读者我要写书评

暂无评论

多个并发存储器存取操作的优先化功率预算仲裁

多个并发存储器存取操作的优先化功率预算仲裁

引用

作者： L·努比莱 W·迪·弗朗西斯可顾福敏 A·摩哈马萨德 B·约里奥于亮美国爱达荷州

本申请涉及多个并发存储器存取操作的优先化功率预算仲裁。一种存储器装置包含存储器裸片，每一存储器裸片包含：存储器阵列；存储器，其用以存储数据结构；以及控制逻辑，其包含：多个处理线程，其用以在所述存储器阵列上并发地执行存... 详细信息

标准号: CN115809209A

本申请涉及多个并发存储器存取操作的优先化功率预算仲裁。一种存储器装置包含存储器裸片，每一存储器裸片包含：存储器阵列；存储器，其用以存储数据结构；以及控制逻辑，其包含：多个处理线程，其用以在所述存储器阵列上并发地执行存储器存取操作；优先级环形计数器，所述数据结构用以存储所述优先级环形计数器的值与所述多个处理线程的子集之间的关联；线程管理器，其用以在功率管理循环之前使所述优先级环形计数器的所述值递增且识别对应于所述多个处理线程的所述子集的一或多个优先化处理线程；以及峰值功率管理器，其与所述线程管理器耦合且用以在所述功率管理循环期间优先化功率到所述一或多个优先化处理线程的分配。

关键词：处理线程优先化环形计数器存储器存取操作存储器裸片存储器阵列线程管理器功率管理子集并发存储数据结构存储器装置存储器峰值功率功率预算控制逻辑数据结构循环期间耦合管理器存储仲裁递增关联分配申请

来源：评论

学校读者我要写书评

暂无评论

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案：

请选择收藏分类：

通借通还

建议与咨询 留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案： 新增检索档案 确定 取消

请选择收藏分类： 新增自定义分类 确定 取消

通借通还

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

请选择保存的检索档案：

请选择收藏分类：