检索结果-内蒙古大学图书馆

您好，读者！请登录

内蒙古大学图书馆

首页
概况
党建
资源
服务
科研支持
- 论文收录引用证明
- 科技查新
知识产权
档案馆
帮助

咨询与建议

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

您的常用邮箱：*

您的手机号码：*

问题描述：

当前已输入0个字，您还可以输入200个字

全部搜索
期刊论文
图书
学位论文
标准
纸本馆藏
外文资源发现
数据库导航
超星发现

高级检索

时间限定

出版年份：

文献类型

图书期刊文献学位论文多媒体

馆藏选择

电子馆藏纸本馆藏

核心期刊

全部期刊 SCI 收录期刊 SSCI 收录期刊 EI 收录期刊 CSCD 收录期刊 CSSCI 收录期刊

语言

中文英文

文献类型

期刊文献图书学位论文标准纸本馆藏

帮助

文字说明：

T=题名（书名、题名），A=作者（责任者），K=主题词，P=出版物名称，PU=出版社名称，O=机构（作者单位、学位授予单位、专利申请人），L=中图分类号，C=学科分类号，U=全部字段，Y=年（出版发行年、学位年度、标准发布年）

检索规则说明：

AND代表“并且”；OR代表“或者”；NOT代表“不包含”；(注意必须大写,运算符两边需空一格)

检索范例：

范例一：(K=图书馆学 OR K=情报学) AND A=范并思 AND Y=1982-2016
范例二：P=计算机应用与软件 AND (U=C++ OR U=Basic) NOT K=Visual AND Y=2011-2016

分类表

所选分类

>> <<

限定检索结果

文献类型

169 篇 专利

馆藏范围

169 篇 电子文献
0 种 纸本馆藏

日期分布

机构

12 篇 长鑫存储技术有限...
5 篇 苏州浪潮智能科技...
5 篇 苏州元脑智能科技...
4 篇 深圳市华星光电技...
4 篇 深圳市柠檬光子科...
3 篇 北京紫光青藤微系...
3 篇 昆腾微电子股份有...
3 篇 爱思开海力士有限...
3 篇 中国科学院微电子...
3 篇 京东方科技集团股...
3 篇 英特尔公司
3 篇 联发科技股份有限...
2 篇 成都海光微电子技...
2 篇 西安邮电大学
2 篇 青岛中星微电子有...
2 篇 苏州联讯仪器有限...
2 篇 圣邦微电子股份有...
2 篇 惠科股份有限公司
2 篇 芯海科技股份有限...
2 篇 南京芯驰半导体科...

作者

5 篇 严允柱
5 篇 请求不公布姓名
5 篇 李思曼
4 篇 肖岩
4 篇 高翔
4 篇 黄泽群
4 篇 杨强强
3 篇 胡东
3 篇 谢延鹏
3 篇 许俊
3 篇 黄金煌
3 篇 戴凯
2 篇 石拓
2 篇 江正忠
2 篇 颜宇明
2 篇 夏冰冰
2 篇 李维森
2 篇 李红星
2 篇 蔡新午
2 篇 王海波

语言

169 篇 中文

检索条件"主题词=目标时钟信号"

共 169 条记录，以下是31-40 订阅

全选清除本页清除全部题录导出标记到"检索档案"

详细简洁

排序：

一种频率自适应的时钟分发与同步方法

一种频率自适应的时钟分发与同步方法

引用

作者：赵雷朱佳玉秦家军安琪 230026 安徽省合肥市包河区金寨路96号

本发明公开了一种频率自适应的时钟分发与同步方法，用于实现任意频率时钟特征信息的提取与恢复，从而实现任意频率时钟的分发与同步。本方法适用于基于FPGA高速收发器的传输系统，在主节点采用TDC对目标时钟的特征信息进行提取并转化为... 详细信息

标准号: CN115622655B

本发明公开了一种频率自适应的时钟分发与同步方法，用于实现任意频率时钟特征信息的提取与恢复，从而实现任意频率时钟的分发与同步。本方法适用于基于FPGA高速收发器的传输系统，在主节点采用TDC对目标时钟的特征信息进行提取并转化为DDS需要的频率和相位信息，将提取的信息通过FPGA高速收发器构造的传输系统传输至从节点，在从节点通过DDS恢复为数字正弦信号后，经过DAC、滤波电路和过零甄别，恢复出与主节点一致的目标时钟信号，即完成了目标时钟的分发与同步。本发明可以实现任意频率时钟的自适应分发，无需针对各种频率时钟定制化处理，大大降低了硬件复杂度，显著提高了时钟分发与同步系统的兼容性。

关键词：频率时钟分发高速收发器传输系统目标时钟特征信息主节点目标时钟信号数字正弦信号恢复频率自适应硬件复杂度滤波电路同步系统相位信息信息通过定制化兼容性自适应传输转化

来源：评论

学校读者我要写书评

暂无评论

栅极驱动方法、栅极驱动电路及显示器

栅极驱动方法、栅极驱动电路及显示器

引用

作者：周满城熊志康报虹 401320 重庆市巴南区界石镇石景路1号

本申请涉及一种栅极驱动方法、栅极驱动电路及显示器，所述驱动方法包括：在触发模块输出触发电平后，控制时钟信号模块输出目标时钟信号；在所述目标时钟信号中在当前时钟周期内的上升沿时，根据计数器输出的当前计数数值，控制电平移... 详细信息

标准号: CN114203124B

本申请涉及一种栅极驱动方法、栅极驱动电路及显示器，所述驱动方法包括：在触发模块输出触发电平后，控制时钟信号模块输出目标时钟信号；在所述目标时钟信号中在当前时钟周期内的上升沿时，根据计数器输出的当前计数数值，控制电平移动模块输出栅极驱动电平到显示器的目标行栅线，使所述栅极驱动电平打开所述目标行栅线上的晶体管栅极；其中，所述计数器在所述目标时钟信号中最后一个时钟周期的下降沿清零，且在下一个目标时钟信号中第一个时钟周期的上升沿重新计数；其解决了现有技术中驱动结构复杂和成本高的问题，简化了驱动结构和驱动方式，降低了驱动成本，满足了分辨率低、结构尺寸小及展示样品等液晶显示器的需求。

关键词：目标时钟信号时钟周期驱动结构栅极驱动目标行上升沿栅线显示器控制时钟信号栅极驱动电路计数器计数器输出晶体管栅极液晶显示器驱动触发电平触发模块控制电平模块输出驱动电平驱动方式输出栅极移动模块下降沿分辨率清零输出申请展示

来源：评论

学校读者我要写书评

暂无评论

一种差分时钟转单端时钟电路

一种差分时钟转单端时钟电路

引用

作者：王运锋王晓阳 201107 上海市闵行区昆阳路1508号第2幢1层106室

本申请提供一种差分时钟转单端时钟电路，属于集成电路技术领域，所述电路包括：依次连接的SR锁存单元、反相单元和三态选择单元；所述SR锁存单元用于基于第一差分时钟信号和第二差分时钟信号生成第一目标时钟信号和第二目标时钟信号；... 详细信息

标准号: CN116827310A

本申请提供一种差分时钟转单端时钟电路，属于集成电路技术领域，所述电路包括：依次连接的SR锁存单元、反相单元和三态选择单元；所述SR锁存单元用于基于第一差分时钟信号和第二差分时钟信号生成第一目标时钟信号和第二目标时钟信号；所述反相单元用于分别对所述第一目标时钟信号和第二目标时钟信号进行反相处理得到第一目标反相时钟信号和第二目标反相时钟信号；所述三态选择单元用于基于所述第一目标反相时钟信号和第二目标反相时钟信号生成单端时钟信号，能够在差分时钟占空比不为50％的情况下保证转换得到的单端时钟占空比为50％，进而保证接收端准确采样和恢复发送端的数据。

关键词：反相时钟信号目标时钟信号差分时钟信号三态选择单元锁存单元单端反相单端时钟信号集成电路技术时钟占空比差分时钟发送端的反相处理时钟电路依次连接接收端占空比采样电路保证转换申请恢复

来源：评论

学校读者我要写书评

暂无评论

一种相位插值器以及时钟信号的相位插值方法

一种相位插值器以及时钟信号的相位插值方法

引用

作者：彭杰钟乃早 201799 上海市青浦区金泽镇(西岑)水秀路318号101室

本申请实施例公开了一种相位插值器以及时钟信号的相位插值方法，用于实现同步控制编码对时钟信号进行插值。本申请实施例包括：相位插值器中同步电路接收多个具有不同相位的第一时钟信号，并生成对应的多个第一控制编码，相位选择电路... 详细信息

标准号: CN115441865A

本申请实施例公开了一种相位插值器以及时钟信号的相位插值方法，用于实现同步控制编码对时钟信号进行插值。本申请实施例包括：相位插值器中同步电路接收多个具有不同相位的第一时钟信号，并生成对应的多个第一控制编码，相位选择电路可以根据上述第一控制编码从多个具有不同相位的第二时钟信号中选择具有预设相位差的两个时钟信号作为一个目标时钟信号对，相位插值电路可以根据与目标时钟信号对中的时钟信号相同相位的第一时钟信号对应的第一控制编码确定插值时钟信号。

关键词：时钟信号控制编码目标时钟信号相位插值器插值时钟信号相位插值电路相位选择电路同步电路同步控制相位差预设申请

来源：评论

学校读者我要写书评

暂无评论

时钟信号生成电路、方法及存储器

时钟信号生成电路、方法及存储器

引用

作者：谢延鹏黄泽群戴凯胡东 230601 安徽省合肥市经济技术开发区空港工业园兴业大道388号

本公开提供了时钟信号生成电路、方法及存储器，涉及半导体技术领域。该电路包括：命令预解码电路，用于对命令中的部分命令位进行解码得到预解码命令信号；命令解码电路，用于对所述命令进行解码得到内部命令信号；计数电路，用于基于... 详细信息

标准号: CN116631469B9

本公开提供了时钟信号生成电路、方法及存储器，涉及半导体技术领域。该电路包括：命令预解码电路，用于对命令中的部分命令位进行解码得到预解码命令信号；命令解码电路，用于对所述命令进行解码得到内部命令信号；计数电路，用于基于初始时钟信号进行时钟周期的计数，生成第一计数信号和第二计数信号；时钟信号截取电路，与所述命令预解码电路、所述命令解码电路和所述计数电路连接，用于根据所述预解码命令信号、所述内部命令信号、所述第一计数信号和第二计数信号对所述初始时钟信号进行截取，得到目标时钟信号。根据本公开实施例，能够降低存储器的动态损耗。

关键词：计数信号预解码电路初始时钟信号命令解码电路内部命令信号存储器解码计数电路命令信号截取时钟信号生成电路半导体技术领域目标时钟信号动态损耗时钟信号时钟周期

来源：评论

学校读者我要写书评

暂无评论

一种差分时钟转单端时钟电路

一种差分时钟转单端时钟电路

引用

作者：王运锋王晓阳 201107 上海市闵行区昆阳路1508号第2幢1层106室

标准号: CN116827310B

来源：评论

学校读者我要写书评

暂无评论

一种分频电路及其校准方法、电子设备以及存储介质

一种分频电路及其校准方法、电子设备以及存储介质

引用

作者：杜江林 214063 江苏省无锡市滨湖区建筑西路777号A3幢6层609-610

本发明公开了一种分频电路及其校准方法、电子设备以及存储介质，涉及分频电路领域，根据参考时钟信号与目标时钟信号之间的相位差确定分频电路输出信号的相位误差，并根据相位误差对补偿控制信号进行修正和调整，以便相位补偿电路利用... 详细信息

标准号: CN117914311A

本发明公开了一种分频电路及其校准方法、电子设备以及存储介质，涉及分频电路领域，根据参考时钟信号与目标时钟信号之间的相位差确定分频电路输出信号的相位误差，并根据相位误差对补偿控制信号进行修正和调整，以便相位补偿电路利用调整后的补偿控制信号消除相位误差，从而消除小数分频器产生的量化小数杂散；直接利用输入信号对应的参考时钟信号作为校准过程的参考时钟，无需额外的校准参考时钟源，在相位补偿电路进行了预校准的基础上，进一步避免目标时钟信号中的相位误差，合理利用了分频电路中的已有模块，无需额外电路产生校准参考时钟，节省了整个分频电路以及相应芯片的面积与功耗，从而降低分频电路以及相应芯片的成本与设计复杂度。

关键词：分频电路相位误差校准补偿控制信号参考时钟信号目标时钟信号相位补偿电路参考时钟芯片参考时钟源设计复杂度相位差确定小数分频器存储介质电子设备额外电路输出信号校准过程信号对应小数预校准功耗杂散量化修正

来源：评论

学校读者我要写书评

暂无评论

时钟电路、延时测量电路、时钟生成方法及延时测量方法

时钟电路、延时测量电路、时钟生成方法及延时测量方法

引用

作者：王超李垣杰徐景宏 230601 安徽省合肥市经济技术开发区空港工业园兴业大道388号

本公开涉及一种时钟电路、延时测量电路、时钟生成方法及延时测量方法，时钟电路用于生成与输入的初始时钟信号相位匹配的目标时钟信号，时钟电路包括输入延迟模块、可控延迟模块及输出延迟模块，输入延迟模块用于根据初始时钟信号生成... 详细信息

标准号: CN117637003A

本公开涉及一种时钟电路、延时测量电路、时钟生成方法及延时测量方法，时钟电路用于生成与输入的初始时钟信号相位匹配的目标时钟信号，时钟电路包括输入延迟模块、可控延迟模块及输出延迟模块，输入延迟模块用于根据初始时钟信号生成输入时钟信号，输入时钟信号比初始时钟信号延迟第一时间；可控延迟模块的输入端连接输出端及输入延迟模块的输出端，用于生成中间时钟信号，中间时钟信号比输入时钟信号延迟预设时间；输出延迟模块的输入端连接可控延迟模块的输出端且输出端用于输出目标时钟信号；目标时钟信号比中间时钟信号延迟第二时间。本实施例能够满足多种不同应用场景的时钟控制需求，提高时钟控制的精度与可靠性。

关键词：输出端初始时钟信号输入延迟模块中间时钟信号时钟电路输入时钟延迟模块可控目标时钟信号输入端连接时钟控制输出延迟延时测量延迟时钟生成时钟信号输出目标相位匹配信号延迟应用场景信号比预设电路

来源：评论

学校读者我要写书评

暂无评论

确定时钟信号的方法、设备以及计算机可读存储介质

确定时钟信号的方法、设备以及计算机可读存储介质

引用

作者：吴章全 518000 广东省深圳市南山区留仙大道智园崇文园区3号楼26层2602

本申请提供了一种确定时钟信号的方法、设备以及计算机可读存储介质。该方法包括：在确定输入的数据信号的相位与VCO输出的时钟信号的相位大于第一预设值时，根据第一步长对VCO当前的频率控制字进行调整；在确定输入的数据信号的相位与... 详细信息

标准号: CN113507286A

本申请提供了一种确定时钟信号的方法、设备以及计算机可读存储介质。该方法包括：在确定输入的数据信号的相位与VCO输出的时钟信号的相位大于第一预设值时，根据第一步长对VCO当前的频率控制字进行调整；在确定输入的数据信号的相位与VCO输出的时钟信号的相位小于或等于第一预设值时，根据第二步长对VCO当前的频率控制字进行调整；在确定输入的数据信号的相位与VCO输出的时钟信号的相位大于第一预设值时，根据第二步骤VCO输出的时钟信号确定目标时钟信号，目标时钟信号用于对数据信号进行处理，从而提供了一种通过调整频率控制字确定时钟信号的方法，有助于节省成本，提高调整精确度。

关键词：时钟信号数据信号预设输出目标时钟信号频率控制字计算机可读存储介质调整频率控制字申请

来源：评论

学校读者我要写书评

暂无评论

一种带相位校准的时钟信号传输电路和芯片

一种带相位校准的时钟信号传输电路和芯片

引用

作者：请求不公布姓名请求不公布姓名请求不公布姓名请求不公布姓名请求不公布姓名 518000 广东省深圳市南山区粤海街道麻岭社区科研路9号比克科技大厦901B

本发明提供了一种带相位校准的时钟信号传输电路和芯片，其中，带相位校准的时钟信号传输电路包括：第一时钟信号传输逻辑模块、第二时钟信号传输逻辑模块及相位反馈模块，第一时钟信号传输逻辑模块基于初始时钟信号输出第一时钟信号给... 详细信息

标准号: CN118138022A

本发明提供了一种带相位校准的时钟信号传输电路和芯片，其中，带相位校准的时钟信号传输电路包括：第一时钟信号传输逻辑模块、第二时钟信号传输逻辑模块及相位反馈模块，第一时钟信号传输逻辑模块基于初始时钟信号输出第一时钟信号给相位反馈模块，第一时钟信号相位落后初始时钟信号相位第一延时，相位反馈模块基于第一延时、第二延时输出第二时钟信号并发送到第二时钟信号传输逻辑模块，输出目标时钟信号，第二时钟信号相位提前初始时钟信号相位第二延时。本发明通过第二时钟信号相位相较于初始时钟信号相位提前的第二延时抵消第二时钟传输逻辑产生的第二延时，使初始时钟信号和目标时钟信号的相位一致，不受温度及电压影响。

关键词：时钟信号传输初始时钟信号延时逻辑模块时钟信号相位时钟信号相位反馈相位校准电路目标时钟信号电压影响时钟传输输出目标相位一致延时输出并发抵消芯片输出

来源：评论

学校读者我要写书评

暂无评论

没有更多数据了...

全选清除本页清除全部题录导出标记到“检索档案”

共17页 << < 1 2 3 4 5 6 7 8 9 10 > >>

检索报告对象比较合并检索0

隐藏清空

合并搜索

回到顶部

执行限定条件

内容：

评分：

请选择保存的检索档案：

请选择收藏分类：

订阅名称：

通借通还

温馨提示：

图书名称：

借书校区：

取书校区：

手机号码：

邮箱地址：

一卡通帐号：

电话和邮箱必须正确填写，我们会与您联系确认。

联系人：

所在院系：

联系邮箱：

联系电话：

内蒙古自治区呼和浩特市赛罕区大学西街235号邮编: 010021

建议与咨询 留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

机构

作者

语言

请选择保存的检索档案： 新增检索档案 确定 取消

请选择收藏分类： 新增自定义分类 确定 取消

通借通还

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

请选择保存的检索档案：

请选择收藏分类：