检索结果-内蒙古大学图书馆

您好，读者！请登录

内蒙古大学图书馆

首页
概况
党建
资源
服务
科研支持
- 论文收录引用证明
- 科技查新
知识产权
档案馆
帮助

咨询与建议

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

您的常用邮箱：*

您的手机号码：*

问题描述：

当前已输入0个字，您还可以输入200个字

全部搜索
期刊论文
图书
学位论文
标准
纸本馆藏
外文资源发现
数据库导航
超星发现

高级检索

时间限定

出版年份：

文献类型

图书期刊文献学位论文多媒体

馆藏选择

电子馆藏纸本馆藏

核心期刊

全部期刊 SCI 收录期刊 SSCI 收录期刊 EI 收录期刊 CSCD 收录期刊 CSSCI 收录期刊

语言

中文英文

文献类型

期刊文献图书学位论文标准纸本馆藏

帮助

文字说明：

T=题名（书名、题名），A=作者（责任者），K=主题词，P=出版物名称，PU=出版社名称，O=机构（作者单位、学位授予单位、专利申请人），L=中图分类号，C=学科分类号，U=全部字段，Y=年（出版发行年、学位年度、标准发布年）

检索规则说明：

AND代表“并且”；OR代表“或者”；NOT代表“不包含”；(注意必须大写,运算符两边需空一格)

检索范例：

范例一：(K=图书馆学 OR K=情报学) AND A=范并思 AND Y=1982-2016
范例二：P=计算机应用与软件 AND (U=C++ OR U=Basic) NOT K=Visual AND Y=2011-2016

分类表

所选分类

>> <<

限定检索结果

文献类型

10 篇 专利

馆藏范围

10 篇 电子文献
0 种 纸本馆藏

日期分布

机构

2 篇 上海华虹宏力半导...
2 篇 晶芯成科技有限公...
2 篇 合肥晶合集成电路...
2 篇 中芯北方集成电路...
1 篇 上海积塔半导体有...
1 篇 华虹半导体有限公...
1 篇 中芯国际集成电路...
1 篇 无锡华润上华科技...

作者

2 篇 宋富冉
2 篇 马丽莎
2 篇 蔡巧明
2 篇 周儒领
2 篇 黄厚恒
1 篇 陶仁峰
1 篇 阳黎明
1 篇 刘玮荪
1 篇 杨明
1 篇 石强
1 篇 李儒兴
1 篇 贺腾飞
1 篇 黄永彬
1 篇 纪登峰
1 篇 孙涛
1 篇 邵群
1 篇 李钊

语言

10 篇 中文

检索条件"主题词=研磨阻挡层"

共 10 条记录，以下是1-10 订阅

全选清除本页清除全部题录导出标记到"检索档案"

详细简洁

排序：

半导体结构及其形成方法

半导体结构及其形成方法

引用

作者：蔡巧明马丽莎 100176 北京市大兴区北京经济技术开发区文昌大道18号9幢

一种半导体结构及其形成方法，形成方法包括：在第一区域和第二区域的基底上形成分立的多晶硅栅极层，第一区域的多晶硅栅极层包括底部栅极层和凸出于底部栅极层的顶部栅极层，顶部栅极层与底部栅极层围成凹槽，凹槽的侧壁上形成有研磨... 详细信息

标准号: CN116210084A

一种半导体结构及其形成方法，形成方法包括：在第一区域和第二区域的基底上形成分立的多晶硅栅极层，第一区域的多晶硅栅极层包括底部栅极层和凸出于底部栅极层的顶部栅极层，顶部栅极层与底部栅极层围成凹槽，凹槽的侧壁上形成有研磨阻挡层；在多晶硅栅极层侧部的基底上形成层间介质层；去除第二区域的多晶硅栅极层形成栅极开口；在栅极开口中形成金属栅极层。第一区域的多晶硅栅极层具有凹槽，使得顶部栅极层的线宽尺寸、顶面面积以及与相邻顶部栅极层之间间距较小，而且，研磨阻挡层位于凹槽的侧壁，能够在平坦化处理过程中起到研磨阻挡的作用，有利于改善第一区域的多晶硅栅极层的顶面凹陷问题，提升了半导体结构的性能。

关键词：栅极层多晶硅栅极层第一区域半导体结构研磨阻挡层第二区域栅极开口侧壁顶面基底金属栅极层平坦化处理研磨介质层凹陷分立去除线宽阻挡

来源：评论

学校读者我要写书评

暂无评论

半导体结构及其形成方法

半导体结构及其形成方法

引用

作者：蔡巧明马丽莎 100176 北京市大兴区北京经济技术开发区文昌大道18号9幢

一种半导体结构及其形成方法，形成方法包括：在第一区域(100M)和第二区域(100L)的基底(100)上形成分立的多晶硅栅极层(200)，第一区域(100M)的多晶硅栅极层(200)包括底部栅极层(210)和凸出于底部栅极层(210)的顶部栅极层(220)，顶部栅... 详细信息

标准号: CN116210084A8

一种半导体结构及其形成方法，形成方法包括：在第一区域(100M)和第二区域(100L)的基底(100)上形成分立的多晶硅栅极层(200)，第一区域(100M)的多晶硅栅极层(200)包括底部栅极层(210)和凸出于底部栅极层(210)的顶部栅极层(220)，顶部栅极层(220)与底部栅极层(210)围成凹槽(230)，凹槽(230)的侧壁上形成有研磨阻挡层(240)；在多晶硅栅极层(200)侧部的基底(100)上形成层间介质层(320)；去除第二区域(100L)的多晶硅栅极层(200)形成栅极开口(330)；在栅极开口(330)中形成金属栅极层(340)。第一区域(100M)的多晶硅栅极层(200)具有凹槽(230)，使得顶部栅极层(220)的线宽尺寸、顶面面积以及与相邻顶部栅极层(220)之间间距较小，而且，研磨阻挡层(240)位于凹槽(230)的侧壁，能够在平坦化处理过程中起到研磨阻挡的作用，有利于改善第一区域(100M)的多晶硅栅极层(200)的顶面凹陷问题，提升了半导体结构的性能。

关键词：栅极层多晶硅栅极层第一区域半导体结构研磨阻挡层第二区域栅极开口侧壁顶面基底金属栅极层平坦化处理研磨介质层凹陷分立去除线宽阻挡

来源：评论

学校读者我要写书评

暂无评论

半导体的层间介质层的形成方法及半导体结构

半导体的层间介质层的形成方法及半导体结构

引用

作者：杨明阳黎明李钊黄永彬 201306 上海市浦东新区中国(上海)自由贸易试验区临港新片区云水路600号

本发明提供了一种半导体的层间介质层的形成方法及半导体结构，所述方法包括如下步骤：提供一衬底；于衬底表面沉积形成第一层间介质层，第一层间介质层的膜层厚度为500‑600nm；于第一层间介质层表面沉积形成研磨阻挡层；于研磨阻挡层... 详细信息

标准号: CN118231225A

本发明提供了一种半导体的层间介质层的形成方法及半导体结构，所述方法包括如下步骤：提供一衬底；于衬底表面沉积形成第一层间介质层，第一层间介质层的膜层厚度为500‑600nm；于第一层间介质层表面沉积形成研磨阻挡层；于研磨阻挡层表面沉积形成第二层间介质层；研磨第二层间介质层并停止于研磨阻挡层，第一层间介质层以及研磨后的研磨阻挡层形成层间介质层。本发明在研磨阻挡层表面直接沉积第二层间介质层，对第二层间介质层研磨，研磨停止于研磨阻挡层，得到完整且连续的研磨阻挡层表面，确保生成的层间介质层的表面的洁净以及均一性，降低层间介质层的表面出现缺陷的概率，利于后续工艺进行，提升后续所形成的薄膜表面的均匀性与连续性，保护器件性能。

关键词：层间介质层研磨阻挡层研磨第一层介质层沉积半导体结构介质层表面薄膜表面保护器件表面沉积衬底表面后续工艺直接沉积均一性均匀性衬底膜层半导体洁净概率

来源：评论

学校读者我要写书评

暂无评论

深沟槽刻蚀方法

深沟槽刻蚀方法

引用

作者：孙涛 214028 江苏省无锡市新吴区新洲路30号

本申请涉及半导体集成电路制造技术领域，具体涉及一种深沟槽刻蚀方法。包括以下步骤：在晶片的下层互连层上形成上层介质层；在上层介质层的正面形成研磨阻挡层；基于深沟槽掩模板光刻刻蚀研磨阻挡层，使得研磨阻挡层中形成深沟槽窗口... 详细信息

标准号: CN116798944A

本申请涉及半导体集成电路制造技术领域，具体涉及一种深沟槽刻蚀方法。包括以下步骤：在晶片的下层互连层上形成上层介质层；在上层介质层的正面形成研磨阻挡层；基于深沟槽掩模板光刻刻蚀研磨阻挡层，使得研磨阻挡层中形成深沟槽窗口；上层介质层的表面从深沟槽窗口中外露；对带有深沟槽窗口的研磨阻挡层进行化学机械研磨，使得深沟槽窗口位置处的上层介质层被研磨去除形成凹陷结构；从该凹陷结构的中间区域至其边缘区域，凹陷结构的凹陷程度逐渐变小；以带有深沟槽窗口的研磨阻挡层为掩膜层，对带有凹陷结构的上层介质层进行干法刻蚀形成深沟槽；下层互连层从深沟槽中外露，且深沟槽的底面平坦。

关键词：深沟槽上层介质层研磨阻挡层凹陷结构互连层下层半导体集成电路制造化学机械研磨边缘区域窗口位置干法刻蚀中间区域逐渐变小研磨掩模板掩膜层凹陷外露底面晶片刻蚀去除平坦申请

来源：评论

学校读者我要写书评

暂无评论

一种CMP工艺的控制方法及其控制系统

一种CMP工艺的控制方法及其控制系统

引用

作者：石强李儒兴陶仁峰 201203 上海市浦东新区张江高科技园区祖冲之路1399号

本发明公开了一种CMP工艺的控制方法及其控制系统，所述CMP工艺包括对晶圆中介质层和位于所述介质层下方的研磨阻挡层的研磨过程，所述控制方法通过引入一个研磨量修正值△d＝(D0‑D2‑D1)*k，其中，D0为所述研磨阻挡层的初始厚度，D2为... 详细信息

标准号: CN108581639A

本发明公开了一种CMP工艺的控制方法及其控制系统，所述CMP工艺包括对晶圆中介质层和位于所述介质层下方的研磨阻挡层的研磨过程，所述控制方法通过引入一个研磨量修正值△d＝(D0‑D2‑D1)*k，其中，D0为所述研磨阻挡层的初始厚度，D2为研磨后的所述研磨阻挡层的最终厚度，D1为所述研磨阻挡层的去除目标值，k为所述研磨阻挡层的选择比，使得所述控制方法可以根据所述研磨阻挡层的去除目标值D1作为基准，得到研磨量修正值△d，从而不断的更新和修正研磨量d2，使得所述控制系统形成一个修正值的闭环体系，可以实现对研磨量d2的精确控制，提高半导体制程中研磨厚度的均一性，从而提高半导体器件的性能。

关键词：研磨阻挡层研磨量研磨控制系统去除闭环半导体器件半导体制程中介质层介质层均一性选择比晶圆修正引入更新

来源：评论

学校读者我要写书评

暂无评论

半导体器件及其制备方法

半导体器件及其制备方法

引用

作者：宋富冉黄厚恒周儒领 100176 北京市大兴区北京经济技术开发区科创十三街29号院一区2号楼13层1302-C54

本发明提供一种半导体器件及其制备方法。其中，本发明未在器件表面生长刻蚀停止层，而是直接沉积第一层间介质层，且不经过研磨，直接在第一层间介质层上形成研磨阻挡层，以避免研磨凹陷。第一层间介质层和研磨阻挡层的表面形貌均呈高... 详细信息

标准号: CN114783947A

本发明提供一种半导体器件及其制备方法。其中，本发明未在器件表面生长刻蚀停止层，而是直接沉积第一层间介质层，且不经过研磨，直接在第一层间介质层上形成研磨阻挡层，以避免研磨凹陷。第一层间介质层和研磨阻挡层的表面形貌均呈高低起伏的状态，切合器件表面形貌。则在刻蚀接触孔时，单位时间内刻蚀后的形貌仍切合器件表面形貌。则接触孔的底部不残留第一层间介质层，无需进行过刻蚀，则不会造成器件的膜层被吃穿，避免漏电流。且研磨阻挡层上还形成第二层间介质层，以作为研磨牺牲层。则在研磨过程中，牺牲层和研磨阻挡层的共同作用下，可有效缓解研磨凹陷的问题，以避免后续形成的金属互连结构存现塌陷，导致金属连线短路，提高了产品良率。

关键词：研磨研磨阻挡层第一层介质层形貌器件表面接触孔牺牲层凹陷刻蚀切合金属互连结构半导体器件层间介质层刻蚀停止层表面形貌产品良率高低起伏金属连线有效缓解直接沉积短路过刻蚀漏电流膜层制备塌陷残留生长

来源：评论

学校读者我要写书评

暂无评论

半导体器件及其制备方法

半导体器件及其制备方法

引用

作者：宋富冉黄厚恒周儒领 100176 北京市大兴区北京经济技术开发区科创十三街29号院一区2号楼13层1302-C54

标准号: CN114783947B

来源：评论

学校读者我要写书评

暂无评论

一种半导体器件的制造方法

一种半导体器件的制造方法

引用

作者：贺腾飞 214028 江苏省无锡市国家高新技术产业开发区新洲路8号

本发明公开了一种半导体器件的制造方法。所述方法包括：步骤S1：提供半导体衬底，在所述半导体衬底表面形成有研磨阻挡层，在所述半导体衬底中形成有沟槽，所述沟槽中填充不同厚度的第一填充层，以获得不同纵深比的第一沟槽和第二沟槽... 详细信息

标准号: CN114664650A

本发明公开了一种半导体器件的制造方法。所述方法包括：步骤S1：提供半导体衬底，在所述半导体衬底表面形成有研磨阻挡层，在所述半导体衬底中形成有沟槽，所述沟槽中填充不同厚度的第一填充层，以获得不同纵深比的第一沟槽和第二沟槽；步骤S2：执行沉积工艺形成隔离材料层，所述隔离材料层覆盖所述半导体衬底的表面并填充剩余深度的所述第二沟槽；步骤S3：执行第一化学机械研磨工艺，以去除所述半导体衬底表面的所述隔离材料层。根据本发明，针对不同深宽比的沟槽的填充后的形成的台阶差，通过调整研磨液供给至研磨垫上的落点位置，实现研磨液在研磨垫上的分布的调整，从而实现了高光洁和高均匀性膜层质量，同时大幅降低研磨工艺成本。

关键词：隔离材料层衬底填充半导体半导体衬底表面研磨垫研磨液化学机械研磨工艺半导体器件研磨阻挡层高均匀性工艺成本落点位置研磨深宽比台阶差填充层光洁膜层去除沉积纵深覆盖制造

来源：评论

学校读者我要写书评

暂无评论

半导体器件的结构及形成方法

半导体器件的结构及形成方法

引用

作者：邵群 201203 上海市浦东新区张江路18号

本发明的实施例公开了一种半导体器件的结构及形成方法。其中本发明的实施例的半导体器件的结构包括：提供基底、位于基底表面的伪栅、覆盖所述伪栅和基底的刻蚀阻挡层；位于所述刻蚀阻挡层表面的第一层间介质层，所述第一层间介质层具... 详细信息

标准号: CN102760751B

本发明的实施例公开了一种半导体器件的结构及形成方法。其中本发明的实施例的半导体器件的结构包括：提供基底、位于基底表面的伪栅、覆盖所述伪栅和基底的刻蚀阻挡层；位于所述刻蚀阻挡层表面的第一层间介质层，所述第一层间介质层具有与伪栅表面齐平或低于所述伪栅表面的子表面；位于所述第一层间介质层子表面的研磨阻挡层；位于所述研磨阻挡层表面的第二层间介质层。本发明的实施例解决了伪栅周边的第一层间介质层在抛光时损坏，形成凹坑的问题，从而获得了稳定的金属栅极厚度，后续填充金属形成高K金属栅极的时候，也不会引入金属残留到第一层间介质层中，提高了半导体器件的性能，并且形成工艺简单。

关键词：介质层第一层半导体器件伪栅刻蚀阻挡层研磨阻挡层金属栅极伪栅表面子表面基底基底表面金属残留填充金属形成工艺第二层抛光凹坑齐平一种损坏后续引入低于覆盖公开稳定解决

来源：评论

学校读者我要写书评

暂无评论

功率金属氧化物场效应管的形成方法

功率金属氧化物场效应管的形成方法

引用

作者：纪登峰刘玮荪 201203 上海市浦东新区张江高科技园区祖冲之路1399号

本发明的实施例提供了一种功率金属氧化物场效应管的形成方法，包括：提供基底，所述基底包括第一区域和与所述第一区域分立的第二区域，所述第一区域的线宽大于第二区域的线宽，所述第一区域的基底表面形成有第一绝缘层，所述第二区域... 详细信息

标准号: CN102222614B

本发明的实施例提供了一种功率金属氧化物场效应管的形成方法，包括：提供基底，所述基底包括第一区域和与所述第一区域分立的第二区域，所述第一区域的线宽大于第二区域的线宽，所述第一区域的基底表面形成有第一绝缘层，所述第二区域的基底表面形成有第二绝缘层，所述第一绝缘层和第二绝缘层表面形成有电极层、所述电极层表面形成有研磨阻挡层；执行第一研磨，去除部分所述第一区域的研磨阻挡层并暴露出所述第二区域的电极层；在所述第一研磨后，执行第二研磨，暴露出所述第一区域的研磨阻挡层和所述第二区域的第二绝缘层。本发明实施例的形成方法有效提高了功率金属氧化物场效应管的稳定性。

关键词：第一区域第二区域绝缘层研磨阻挡层研磨金属氧化物场效应管基底表面暴露出电极层基底电极层表面绝缘层表面去除部分分立线宽一种宽大执行有效

来源：评论

学校读者我要写书评

暂无评论

没有更多数据了...

全选清除本页清除全部题录导出标记到“检索档案”

共1页 << < 1 > >>

检索报告对象比较合并检索0

隐藏清空

合并搜索

回到顶部

执行限定条件

内容：

评分：

请选择保存的检索档案：

请选择收藏分类：

订阅名称：

通借通还

温馨提示：

图书名称：

借书校区：

取书校区：

手机号码：

邮箱地址：

一卡通帐号：

电话和邮箱必须正确填写，我们会与您联系确认。

联系人：

所在院系：

联系邮箱：

联系电话：

内蒙古自治区呼和浩特市赛罕区大学西街235号邮编: 010021

建议与咨询 留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

机构

作者

语言

请选择保存的检索档案： 新增检索档案 确定 取消

请选择收藏分类： 新增自定义分类 确定 取消

通借通还

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

请选择保存的检索档案：

请选择收藏分类：