检索结果-内蒙古大学图书馆

哈尔滨工业大学学报 2020年第4期52卷 31-37页

作者：徐欣刘强王少军天津市成像与感知微电子技术重点实验室(天津大学) 天津300072 哈尔滨工业大学电子与信息工程学院哈尔滨150001

为实现卷积神经网络数据的高度并行传输与计算,生成高效的硬件加速器设计方案,提出了一种基于数据对齐并行处理、多卷积核并行计算的硬件架构设计和探索方法.该方法首先根据输入图像尺寸对数据进行对齐预处理,实现数据层面的高度并行传... 详细信息

为实现卷积神经网络数据的高度并行传输与计算,生成高效的硬件加速器设计方案,提出了一种基于数据对齐并行处理、多卷积核并行计算的硬件架构设计和探索方法.该方法首先根据输入图像尺寸对数据进行对齐预处理,实现数据层面的高度并行传输与计算,以提高加速器的数据传输和计算速度,并适应多种尺寸的输入图像;采用多卷积核并行计算方法,使不同的卷积核可同时对输入图片进行卷积,以实现卷积核层面的并行计算;基于该方法建立硬件资源与性能的数学模型,通过数值求解,获得性能与资源协同优化的高效卷积神经网络硬件架构方案.实验结果表明:所提出的方法,在Xilinx Zynq XC7Z045上实现的基于16位定点数的SSD网络(single shot multibox detector network)模型在175 MHz的时钟频率下,吞吐量可以达到44.59帧/s,整板功耗为9.72 W,能效为31.54 GOP/(s·W);与实现同一网络的中央处理器(CPU)和图形处理器(GPU)相比,功耗分别降低85.1%与93.9%;与现有的其他卷积神经网络硬件加速器设计相比,能效提升20%~60%,更适用于低功耗嵌入式应用场合.

关键词：现场可编程门阵列卷积神经网络并行处理硬件结构优化 SSD网络

来源：评论

学校读者我要写书评

暂无评论

用于无人机电力巡检系统的卷积神经网络硬件设计与实现

用于无人机电力巡检系统的卷积神经网络硬件设计与实现

引用

作者：徐欣天津大学

学位级别：硕士

为保证电网安全稳定运行,输电线路需要定期巡检。电力巡检工作难度大、准确率低、且存在安全隐患,因此无人机成为目前电力巡检的主要发展方向之一。但无人机采集的海量巡检数据仍需巡检人员逐帧筛选,工作繁重。于是,对智能化的电力巡检... 详细信息

为保证电网安全稳定运行,输电线路需要定期巡检。电力巡检工作难度大、准确率低、且存在安全隐患,因此无人机成为目前电力巡检的主要发展方向之一。但无人机采集的海量巡检数据仍需巡检人员逐帧筛选,工作繁重。于是,对智能化的电力巡检识别系统的需求尤为迫切。近些年,卷积神经网络在图像分类与检测、目标追踪等方面都有着较好的表现,可用于实现智能电力巡检。本文旨在根据项目实际应用需求,基于FPGA实现无人机机载的人工智能输电线路巡检系统的硬件设计,提升无人机电力巡检的智能化、实用化水平和巡检的效率,为无人机电力巡检的规模化产业应用提供了有力的支撑。首先,对卷积神经网络算法进行详细分析,设计了一款卷积神经网络硬件加速器。该加速器采用数据轻量化与传输重叠优化的方法提高硬件性能与降低资源消耗;采用数据对齐并行处理,多卷积核并行计算的方法实现了并行度提升;最终根据项目需求进行器件选择,建立硬件资源与性能的数学模型,通过数值求解,生成性能与资源协同优化的高能效并行卷积神经网络硬件架构。其次,结合整体硬件通信需求,对AXI总线协议的传输特点进行分析,设计了一种基于AXI总线协议的互联结构模块。该模块采用接口转换、轮询仲裁、地址偏移等方法,实现了多主从设备之间的数据传输。其设计简单、反应时间短、各个主设备占用总线资源较为平均,适用于多种应用场景。最终,搭建基于UVM的软硬件协同验证平台对卷积神经网络硬件加速器进行验证与仿真。平台主要包括驱动器、监视器、参考模型、计分板等硬件部分,以及软件驱动等软件部分。该平台可实现内外部数据交互,寄存器读写,用例结果检查,覆盖率收集及生成用例报告。实验结果表明,基于Xilinx Zynq XC7Z030芯片实现的16比特定点数的卷积神经网络加速器在175 MHz频率下绝缘子检测速率可达到27.78帧/s,是运行同一网络的CPU平台性能的4.33倍;加速器动态功耗为2.3 W,相比于CPU和GPU平台,功耗下降了84.85%～96.29%。综上所述,基于FPGA的卷积神经网络加速器具有低功耗,性能较高的特点,更适合于实现满足无人机嵌入式前端实时分析要求的人工智能电力巡检硬件系统。

关键词：现场可编程逻辑门阵列卷积神经网络硬件结构优化互联结构验证方法学

来源：评论

学校读者我要写书评

暂无评论

飞阳数控系统的硬件结构优化研究

引用

科技风 2012年第5期 54-54页

作者：邢焕武王忠宇沈阳菲迪亚数控机床有限公司辽宁沈阳110000

随着用户对产品复杂度和精度和产品生产成本的苛求,制造商对"母机"也提出了更高的要求,而这种不断增高的要求已逐渐由针对机械系统的要求,转变为对数控机床的控制设备数控系统的要求。此项研究是针对飞阳数控系统进行的硬件... 详细信息

随着用户对产品复杂度和精度和产品生产成本的苛求,制造商对"母机"也提出了更高的要求,而这种不断增高的要求已逐渐由针对机械系统的要求,转变为对数控机床的控制设备数控系统的要求。此项研究是针对飞阳数控系统进行的硬件整合方面的提出的。以此提高数控系统性能,增强其稳定性,并减小数控系统的成本和体积。老式的基于PC架构的飞阳数控系统在硬件上是由工控主板通过PCI总线加挂运动控制板而构成,再通过自有的控制总线与PLC等方式控制其他运动控制设备。此结构由于PCI接口等原因限制了主板的尺寸和数据的传输数度。为了使测试用数控系统向着小体积、高性能的工控设备迈进,特此研究了在保证系统所有功能不变的基础上缩小系统尺寸、增加系统稳定性的可行性方案。

关键词：硬件结构优化飞阳数控系统

来源：评论

学校读者我要写书评

暂无评论

JPEG2000编解码系统的优化与实现

JPEG2000编解码系统的优化与实现

引用

作者：王龙祥哈尔滨工业大学

学位级别：硕士

JPEG2000标准压缩算法采用离散小波变换(DWT)和优化截断的嵌入式块编码(EBCOT)算法,相较于JPEG算法有许多优势,在世界上许多图像处理的领域应用广泛。本文通过详细分析原有IP硬件结构,发现其在占用面积和支持图像分辨率方面非常有必要... 详细信息

JPEG2000标准压缩算法采用离散小波变换(DWT)和优化截断的嵌入式块编码(EBCOT)算法,相较于JPEG算法有许多优势,在世界上许多图像处理的领域应用广泛。本文通过详细分析原有IP硬件结构,发现其在占用面积和支持图像分辨率方面非常有必要进行优化。本文通过对JPEG2000标准协议的压缩算法进行分析,首先利用编码和解码部分算法相似、过程相逆的特点,对编解码结构进行优化整合,实现一种可以同时具有编码或解码功能的硬件结构,大大减小硬件面积。针对整体硬件结构,复用编解码所需的小波系数存储器及码流存储器,整体存储器面积减少62%;针对小波正反变换部分,根据编码或解码模式选择不同的流水结构,复用存储器及逻辑资源;针对位平面扫描算法,复用上下文生成等逻辑及存储器资源;针对MQ算法,复用基于状态迁移的概率估计逻辑。然后在硬件结构优化完成的基础上,进一步扩展IP功能,提出两种方案实现支持尺寸为1024×1024大分辨率图像编解码IP的设计,方案一采用“拼接法”将图像划分为4个尺寸为512×512叠块完成实现,方案二采用“整体优化设计法”完成实现,两种方案完成的硬件设计各有优缺点,可根据不同场景实际需求选择使用。本文针对优化完成的结构,采用Verilog HDL语言完成硬件代码实现,并通过对IP核进行充分的验证和性能分析,在代码覆盖率、自洽性、可配置功能等诸多方面表现优异,编码模式最高工作频率可达接近150MHz,解码模式最高工作频率可超过175MHz,满足实际编解码需要。本文利用Xilinx工具搭建SoC系统,构建了基于FPGA的系统级验证平台,可以实现完整的编码或解码功能,解码时可通过显示器显示重构后的图像,验证了设计的功能。

关键词： JPEG2000 图像编解码硬件结构优化大分辨率验证平台

来源：评论

学校读者我要写书评

暂无评论

面向移动设备的3D图形光栅化处理单元的设计与实现

面向移动设备的3D图形光栅化处理单元的设计与实现

引用

作者：詹鹏西安科技大学

学位级别：硕士

如今的3D图形技术被广泛的应用于电影，游戏等各个领域中，有效的提高了图像的视觉效果。随着消费电子的迅猛发展，现在的手持设备也广泛的采用了3D图形技术，如3D的操作界面，3D游戏以及3D的GPS导航等功能。当前这些3D功能大多都是用... 详细信息

如今的3D图形技术被广泛的应用于电影，游戏等各个领域中，有效的提高了图像的视觉效果。随着消费电子的迅猛发展，现在的手持设备也广泛的采用了3D图形技术，如3D的操作界面，3D游戏以及3D的GPS导航等功能。当前这些3D功能大多都是用软件在通用处理器上模拟实现，随着电子设备显示分辨率的增加以及3D图形显示的几何模型变得更加复杂，移动设备中软件模拟实现的3D图形绘制占用大量的CPU资源，绘制的图形质量差，很难做到图形显示的实时性。因此采用专用的硬件电路实现移动设备的3D图形处理系统，使之能够快速真实的绘制复杂图形，满足实时绘制的需求日益迫切。传统的图形处理器GPU的发展已经相对成熟，而研究适合嵌入式系统的GPU却还有许多问题需要解决。因此，关于嵌入式GPU的设计和研究具有重要的意义。针对移动设备对3D图形实时性绘制的迫切需求，本文将面向移动设备的3D图形绘制系统中的光栅化阶段的硬件实现作为研究内容。论文的主要工作和特色：针对真实感的3D图形系统的特点，在分析和研究3D图形光栅化算法的工作流程的基础上，给出了合理的流水线级的3D图形光栅化处理器模块结构划分方案，该结构充分考虑权衡了处理速度，低功耗，存储带宽和数据使用效率等因素，对硬件架构的优化是本设计的一个重要特色。该设计主要包括三角形插值模块，纹理映射模块和alpha混合模块。设计中采用了定点数据通路，从而达到降低电路复杂度，保持较低功耗的效果。

关键词：移动设备光栅化处理器低功耗硬件结构优化

来源：评论

学校读者我要写书评

暂无评论

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案：

请选择收藏分类：

通借通还

建议与咨询 留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案： 新增检索档案 确定 取消

请选择收藏分类： 新增自定义分类 确定 取消

通借通还

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

请选择保存的检索档案：

请选择收藏分类：