咨询与建议

限定检索结果

文献类型

  • 8 篇 期刊文献
  • 6 篇 专利
  • 2 篇 学位论文
  • 2 篇 会议

馆藏范围

  • 18 篇 电子文献
  • 0 种 纸本馆藏

日期分布

学科分类号

  • 11 篇 工学
    • 6 篇 电子科学与技术(可...
    • 3 篇 计算机科学与技术...
    • 1 篇 机械工程
    • 1 篇 建筑学
    • 1 篇 地质资源与地质工...
    • 1 篇 航空宇航科学与技...
    • 1 篇 软件工程
  • 2 篇 艺术学
    • 2 篇 设计学(可授艺术学...
  • 1 篇 经济学
    • 1 篇 应用经济学
  • 1 篇 理学
    • 1 篇 系统科学

主题

  • 12 篇 确定性测试
  • 3 篇 可测性设计
  • 3 篇 内建自测试
  • 2 篇 低费用测试
  • 2 篇 伪随机测试
  • 2 篇 vlsi
  • 1 篇 bist架构
  • 1 篇 cla加法器
  • 1 篇 测试矢量生成
  • 1 篇 海明距离
  • 1 篇 响应
  • 1 篇 入射波
  • 1 篇 测试生成
  • 1 篇 低功耗
  • 1 篇 无关位填充
  • 1 篇 扫描链阻塞技术
  • 1 篇 组合逻辑电路
  • 1 篇 超前进位加法器
  • 1 篇 rytov
  • 1 篇 乘法器

机构

  • 3 篇 合肥工业大学
  • 2 篇 湖南大学
  • 2 篇 微软公司
  • 2 篇 哈尔滨工业大学
  • 1 篇 南京大学
  • 1 篇 莱特普茵特公司
  • 1 篇 军械工程学院
  • 1 篇 65541部队
  • 1 篇 明导公司
  • 1 篇 电子科技大学
  • 1 篇 上海飞机设计研究...
  • 1 篇 总装军械技术研究...
  • 1 篇 美国火箭喷射推进...
  • 1 篇 中国科学院地质与...
  • 1 篇 浙江大学

作者

  • 3 篇 黄正峰
  • 3 篇 陈田
  • 3 篇 易茂祥
  • 3 篇 梁华国
  • 2 篇 李扬
  • 2 篇 刘杰
  • 2 篇 张云
  • 2 篇 k·薛
  • 2 篇 p·孙达拉莫西
  • 2 篇 邝继顺
  • 2 篇 蒋翠云
  • 2 篇 曾平英
  • 2 篇 e·r·斯塔夫鲁
  • 2 篇 李松坤
  • 2 篇 s·拉贾什卡拉
  • 2 篇 r·坎
  • 2 篇 吴义成
  • 2 篇 尤志强
  • 2 篇 g·e·恩斯特龙
  • 1 篇 张杨

语言

  • 18 篇 中文
检索条件"主题词=确定性测试"
18 条 记 录,以下是11-20 订阅
排序:
测试电子设备内的软件
测试电子设备内的软件
收藏 引用
作者: S·拉贾什卡拉 R·坎 K·薛 P·孙达拉莫西 G·E·恩斯特龙 E·R·斯塔夫鲁 美国华盛顿州
可使用随机测试确定性测试的组合来测试电子设备内的软件。在各种实施例中,在随机测试之前和/或之后,确定性测试可被运行规定的持续时间和/或规定次数的迭代。可使用表示在测试期间被做了压力测试的代码的量的度量对测试结果加权。... 详细信息
来源: 评论
基于并行折叠计数器的重播种测试方案
基于并行折叠计数器的重播种测试方案
收藏 引用
作者: 梁华国 吴义成 李松坤 蒋翠云 黄正峰 易茂祥 陈田 刘杰 李扬 230009 安徽省合肥市屯溪路193号
本发明公开了一种基于并行折叠计数器的重播种测试方案,其特征是通过线性反馈移位寄存器LFSR和折叠计数器编码对测试集进行双重压缩,在测试过程中通过相移器和并行折叠控制电路并行移入多扫描链结构的被测电路完成测试功能。本发明方... 详细信息
来源: 评论
一个自适应的并发程序测试框架
一个自适应的并发程序测试框架
收藏 引用
作者: 吴熳娜 浙江大学
学位级别:硕士
随着并发系统在实际应用中的推广,并发程序的调试和测试技术的研究也受到重视。由于并发程序设计复杂,以及执行的不可确定性,并发程序的调试和测试比顺序程序复杂许多。非确定性测试操作简单,容易实现,但是效率低,相同的同步序列可能被... 详细信息
来源: 评论
IP芯核测试响应的零混叠空间压缩
收藏 引用
仪器仪表学报 2005年 第4期26卷 395-398,421页
作者: 谢永乐 孙秀斌 王玉文 胡兵 陈光 电子科技大学自动化工程学院 成都610054
提出了一种片上系统内嵌IP芯核测试响应的空间压缩方法。将内建自测试中的测试矢量(样式)计算器状态作为空间压缩器的输入,只需利用被测芯核的测试集及对应无故障响应便能实现零混叠空间压缩,具有经单步压缩便可实现最大压缩比的特点,... 详细信息
来源: 评论
一种超前进位加法器的新颖BIST架构
收藏 引用
微电子学 2002年 第3期32卷 195-197页
作者: 王乐 李元 谈宜育 南京大学电子科学与工程系 江苏南京210093
针对超前进位加法器 ( CLA) ,提出了一种高效的 BIST架构。这种新的架构结合了确定性测试和伪随机测试的优点 ,并避免了各自的短处。同时 ,还提出了一个测试向量集 ,并充分利用了CLA加法器内部结构的规整性 ,向量集规模较小 ,便于片内... 详细信息
来源: 评论
CLA加法器混合式BIST方案
收藏 引用
电子学报 1999年 第5期27卷 108-110页
作者: 曾平英 毛志刚 叶以正 哈尔滨工业大学
本文以先行进位加法器为例,将确定性测试方法与伪随机测试方法相结合,提出了实现内建自测试电路中测试生成器的、在测试时间和测试电路硬件开销之间取得折衷的几种方案.最后,比较并分析了所得结果.
来源: 评论
算术运算电路内建自测试技术的研究
算术运算电路内建自测试技术的研究
收藏 引用
作者: 曾平英 哈尔滨工业大学
学位级别:博士
该论文在综述了集成电路测试技术的发展概况,并介绍了可测性设计的各种技术之后,讨论了在测试生成器和输出响应分析器中应用十分广泛的线性反馈移位寄存器的构成及其产生伪随机测试码的原理和在输出响应分析中的应用.然后,讨论了BIST(Bu... 详细信息
来源: 评论
VLSI测试的问题
收藏 引用
微电子学与计算机 1987年 第6期5卷 27-32页
作者: 周乃标 美国火箭喷射推进实验室
本文首先指出测试与超大型集成电路间的关系,尔后谈及若干测试方面的问题。例如,测试生成、故障模拟、测试应用以及内部自测试设计。另外还论述了关于这些领域的检验技术.
来源: 评论