检索结果-内蒙古大学图书馆

您好，读者！请登录

内蒙古大学图书馆

首页
概况
党建
资源
服务
科研支持
- 论文收录引用证明
- 科技查新
知识产权
档案馆
帮助

咨询与建议

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

您的常用邮箱：*

您的手机号码：*

问题描述：

当前已输入0个字，您还可以输入200个字

全部搜索
期刊论文
图书
学位论文
标准
纸本馆藏
外文资源发现
数据库导航
超星发现

高级检索

时间限定

出版年份：

文献类型

图书期刊文献学位论文多媒体

馆藏选择

电子馆藏纸本馆藏

核心期刊

全部期刊 SCI 收录期刊 SSCI 收录期刊 EI 收录期刊 CSCD 收录期刊 CSSCI 收录期刊

语言

中文英文

文献类型

期刊文献图书学位论文标准纸本馆藏

帮助

文字说明：

T=题名（书名、题名），A=作者（责任者），K=主题词，P=出版物名称，PU=出版社名称，O=机构（作者单位、学位授予单位、专利申请人），L=中图分类号，C=学科分类号，U=全部字段，Y=年（出版发行年、学位年度、标准发布年）

检索规则说明：

AND代表“并且”；OR代表“或者”；NOT代表“不包含”；(注意必须大写,运算符两边需空一格)

检索范例：

范例一：(K=图书馆学 OR K=情报学) AND A=范并思 AND Y=1982-2016
范例二：P=计算机应用与软件 AND (U=C++ OR U=Basic) NOT K=Visual AND Y=2011-2016

分类表

所选分类

>> <<

限定检索结果

文献类型

14 篇 专利

馆藏范围

14 篇 电子文献
0 种 纸本馆藏

日期分布

机构

5 篇 英特尔公司
4 篇 甲骨文国际公司
2 篇 微软技术许可有限...
2 篇 高通股份有限公司
1 篇 mips技术公司

作者

3 篇 s.y.施什洛夫
2 篇 a.列钦科
2 篇 m·k·沙
2 篇 i.布罗文科
2 篇 k.加里富林
2 篇 g·m·赖特
2 篇 a.克卢奇尼科夫
2 篇 b.a.巴巴彦
2 篇 y·c·周
2 篇 a.埃菲莫夫
2 篇 e·w·玛胡瑞恩
2 篇 a·l·史密斯
2 篇 c·h·奥尔森
1 篇 b.a.巴巴严
1 篇 m.g.迪克松
1 篇 y·a·圣地亚哥
1 篇 n.科萨雷夫
1 篇 j.埃尔
1 篇 m·奈克
1 篇 a.v.布图佐夫

语言

14 篇 中文

检索条件"主题词=程序次序"

共 14 条记录，以下是1-10 订阅

全选清除本页清除全部题录导出标记到"检索档案"

详细简洁

排序：

将有条件短前向分支转换成计算等效的所断言指令

将有条件短前向分支转换成计算等效的所断言指令

引用

作者： E·T·格罗科斯基 M·G·迪克森 Y·A·圣地亚哥 M·奈克美国加利福尼亚州

本申请涉及将有条件短前向分支转换成计算等效的所断言指令。一种处理器可操作用于处理有条件分支。该处理器包括用于提取有条件短前向分支的指令提取逻辑。有条件短前向分支用于包括有条件分支指令以及以程序次序顺序跟随有条件分支指... 详细信息

标准号: CN104049944A

本申请涉及将有条件短前向分支转换成计算等效的所断言指令。一种处理器可操作用于处理有条件分支。该处理器包括用于提取有条件短前向分支的指令提取逻辑。有条件短前向分支用于包括有条件分支指令以及以程序次序顺序跟随有条件分支指令的一组一个或多个指令。该组一个或多个指令在有条件分支指令与由有条件分支指令指示的前向分支目标指令之间。该处理器还包括与指令提取逻辑耦合的指令转换逻辑。指令转换逻辑用于将有条件短前向分支转换成计算等效的一组一个或多个所断言指令。也公开了其它处理器，以及各种方法和系统。

关键词：条件分支指令处理器指令指令提取逻辑指令转换分支目标指令程序次序条件分支耦合转换

来源：评论

学校读者我要写书评

暂无评论

乱序提交

乱序提交

引用

作者： D·C·伯格 A·L·史密斯美国华盛顿州

所公开的技术可以用于乱序执行并且提交基于块的处理器架构的指令块。在所公开的技术的一个示例中，一种装置可以包括多个基于块的处理器核，多个基于块的处理器核可以包括第一组核和第二组核。第一组核可以被配置为以顺序的程序次序提... 详细信息

标准号: CN108027750A

所公开的技术可以用于乱序执行并且提交基于块的处理器架构的指令块。在所公开的技术的一个示例中，一种装置可以包括多个基于块的处理器核，多个基于块的处理器核可以包括第一组核和第二组核。第一组核可以被配置为以顺序的程序次序提交指令块集合中的指令块。第二组核可以被配置为相对于顺序的程序次序而乱序提交指令块集合中的指令块。

关键词：指令程序次序处理器核集合处理器架构乱序执行乱序配置

来源：评论

学校读者我要写书评

暂无评论

降低用于支持未命中先行的硬件成本

降低用于支持未命中先行的硬件成本

引用

作者： Y·C·周 E·W·玛胡瑞恩美国加利福尼亚

公开的实施例涉及用于在处理器上执行程序指令的系统。在正常执行模式期间，系统发出用于以程序次序执行的指令。当在指令的执行期间遇到未解决的数据依赖性时，系统在先行模式中推测性地执行随后的指令以预取将来负载。当指令在先行模... 详细信息

标准号: CN103907090A

公开的实施例涉及用于在处理器上执行程序指令的系统。在正常执行模式期间，系统发出用于以程序次序执行的指令。当在指令的执行期间遇到未解决的数据依赖性时，系统在先行模式中推测性地执行随后的指令以预取将来负载。当指令在先行模式期间退休时，用作该指令的目的地寄存器的工作寄存器不被复制到相应的结构寄存器。而是结构寄存器被标记为无效。注意，通过在先行模式期间不更新结构寄存器，系统不需要在进入先行模式之前对结构寄存器设置校验点。

关键词：结构寄存器指令目的地寄存器工作寄存器数据依赖性程序次序程序指令校验系统不处理器预取推测注意

来源：评论

学校读者我要写书评

暂无评论

抑制不正确的推测性执行路径上的控制转移指令

抑制不正确的推测性执行路径上的控制转移指令

引用

作者： C·H·奥尔森 M·K·沙美国加利福尼亚

公开涉及被配置为执行控制转移指令（CTI）的处理器的技术。在一些实施例中，处理器包含抑制推测性执行路径上的误预测的较年轻的CTI的机制。该机制允许分支预测器保持其保真度，并消除管线的伪造的冲洗。在一个实施例中，误预测位被用... 详细信息

标准号: CN103620555B

公开涉及被配置为执行控制转移指令（CTI）的处理器的技术。在一些实施例中，处理器包含抑制推测性执行路径上的误预测的较年轻的CTI的机制。该机制允许分支预测器保持其保真度，并消除管线的伪造的冲洗。在一个实施例中，误预测位被用于指示出现了误预测，并且，比误预测CTI年轻的CTI被抑制。在一些实施例中，处理器可被配置为执行来自多个线程的指令流。各线程可包含误预测指示。各线程中的CTI可关于线程的其它CTI以程序次序执行，而CTI以外的指令可按程序乱序执行。

关键词：线程预测处理器控制转移指令分支预测器推测性执行程序次序乱序执行保真度指令流配置冲洗指令伪造

来源：评论

学校读者我要写书评

暂无评论

用于处理器的加载/存储单元及其应用

用于处理器的加载/存储单元及其应用

引用

作者：梦冰·于 E·K·南贾 M·尼美国加利福尼亚

用于处理器的加载/存储单元及其应用。在一个实施例中，加载/存储单元包括被配置用于存储与特定类别的指令相关联的信息和数据的加载/存储队列。存储在加载/存储队列中的数据可以被旁路到相关指令。当属于特定类别指令的指令完毕并且该... 详细信息

标准号: CN101542430B

用于处理器的加载/存储单元及其应用。在一个实施例中，加载/存储单元包括被配置用于存储与特定类别的指令相关联的信息和数据的加载/存储队列。存储在加载/存储队列中的数据可以被旁路到相关指令。当属于特定类别指令的指令完毕并且该指令与高速缓存未中相关联时，控制逻辑使指针被存储在加载/存储完毕缓存器中，该指针指向与该指令相关联的加载/存储队列中的条目。该加载/存储完毕缓存器确保完毕的指令按程序次序访问加载/存储单元的共享资源。

关键词：加载指令存储存储单元存储队列缓存关联程序次序高速缓存共享资源特定类别相关指令指针指向处理器旁路指针

来源：评论

学校读者我要写书评

暂无评论

基于多核块的指令集架构中的寄存器重命名

基于多核块的指令集架构中的寄存器重命名

引用

作者： G·M·赖特美国加利福尼亚州

一种用于将架构寄存器映射到物理寄存器的设备可包含存储器和控制电路。所述存储器可经配置以存储核内寄存器重命名映射表和核间寄存器重命名映射表。所述核内寄存器重命名映射表可经配置以将所述架构寄存器映射到多核处理器的核心的所... 详细信息

标准号: CN107250978A

一种用于将架构寄存器映射到物理寄存器的设备可包含存储器和控制电路。所述存储器可经配置以存储核内寄存器重命名映射表和核间寄存器重命名映射表。所述核内寄存器重命名映射表可经配置以将所述架构寄存器映射到多核处理器的核心的所述物理寄存器。所述核间寄存器重命名映射表可经配置以响应于确定物理寄存器是已由所述第一核心执行、正在所述第一核心上执行，或预期在所述第一核心上执行的向所述架构寄存器的最近写入到的位置，使所述架构寄存器与所述第一核心的识别有关，所述最近写入是根据程序次序。所述控制电路可经配置以维持所述核内寄存器重命名映射表和所述核间寄存器重命名映射表。

关键词：映射表寄存架构寄存器物理寄存器控制电路存储器配置映射写入多核处理器程序次序存储响应

来源：评论

学校读者我要写书评

暂无评论

用于整理和退出存储的指令和逻辑

用于整理和退出存储的指令和逻辑

引用

作者： A.列钦科 A.埃菲莫夫 S.Y.施什洛夫 A.克卢奇尼科夫 K.加里富林 I.布罗文科 B.A.巴巴彦美国加利福尼亚州

一种处理器包括用于无序地执行指令流的逻辑。指令流被划分为多个股，并且它的指令和该流内的那些指令被按照程序次序（PO）排序。所述处理器还包括用于执行下述操作的逻辑：识别指令流中的最早的未分派的指令并且将它的关联的PO记录为... 详细信息

标准号: CN106030518A

一种处理器包括用于无序地执行指令流的逻辑。指令流被划分为多个股，并且它的指令和该流内的那些指令被按照程序次序（PO）排序。所述处理器还包括用于执行下述操作的逻辑：识别指令流中的最早的未分派的指令并且将它的关联的PO记录为已执行指令指针；识别指令流中的最近提交的存储指令并且将它的关联的PO记录为存储提交指针；搜索指针具有小于执行指令指针的PO；识别存储缓冲器中的具有小于搜索指针的PO并且适合提交的第一组存储指令；评估第一组存储指令是否大于存储缓冲器的读端口的数量，并且调整搜索指针。

关键词：指令指令流指针存储缓冲器搜索指令指针组存储处理器关联分派程序次序存储指令读端口记录排序存储评估

来源：评论

学校读者我要写书评

暂无评论

指令次序实施指令对、处理器、方法和系统

指令次序实施指令对、处理器、方法和系统

引用

作者： M.G.迪克松 W.C.拉什 Y.A.圣地亚哥美国加利福尼亚州

一方面的处理器包括提取指令次序实施指令对的指令提取单元。指令次序实施指令对是处理器的指令集的部分。指令次序实施指令对包括激活指令和实施指令。激活指令以程序次序出现在实施指令之前。处理器还包括指令次序实施模块。指令次序... 详细信息

标准号: CN105247479B

一方面的处理器包括提取指令次序实施指令对的指令提取单元。指令次序实施指令对是处理器的指令集的部分。指令次序实施指令对包括激活指令和实施指令。激活指令以程序次序出现在实施指令之前。处理器还包括指令次序实施模块。指令次序实施模块响应于指令次序实施指令对而防止以程序次序出现在实施指令之后的指令在处理器的无序部分中在激活指令之前被处理。还公开了其它处理器，如各种方法、系统和仪器那样。