检索结果-内蒙古大学图书馆

计算机学报 2009年第6期32卷 1080-1088页

作者：徐进辉杨梦梦窦勇周兴铭国防科学技术大学计算机学院长沙410073 解放军信息工程大学电子技术学院郑州450004

循环流水技术运用于粗粒度可重构体系结构可带来显著性能提升.循环控制、流水线同步和存储器有效利用是其中的关键问题.文中介绍了在粗粒度可重构体系结构LEAP上循环自主流水化的硬件实现.该方法基于支持循环迭代自动调度的控制部件、... 详细信息

循环流水技术运用于粗粒度可重构体系结构可带来显著性能提升.循环控制、流水线同步和存储器有效利用是其中的关键问题.文中介绍了在粗粒度可重构体系结构LEAP上循环自主流水化的硬件实现.该方法基于支持循环迭代自动调度的控制部件、数据驱动ALU和可配置静态交换路由.利用动态调度循环中操作的优势,LEAP可发掘更高的程序并行度;分布式存储访问和高效数据重用则提高了带宽利用率.实验结果表明,相对于通用处理器,LEAP有13.08～535.65倍的性能提升.

关键词：粗粒度可重构循环自主流水循环迭代控制数据驱动静态交换路由

来源：评论

学校读者我要写书评

暂无评论

面向媒体算法的粗粒度可重构PE及PE阵列架构的设计

面向媒体算法的粗粒度可重构PE及PE阵列架构的设计

引用

作者：杨锦江东南大学

学位级别：硕士

随着多媒体技术的发展,图形、图像和视频编解码等数据密集型算法得到了广泛的运用,其标准也不断更新。通用处理器(GPP)能很好的解决算法多样性的问题,但其计算能力有限；ASIC可以针对特定算法进行能耗和性能优化,但无法满足不断更新算... 详细信息

随着多媒体技术的发展,图形、图像和视频编解码等数据密集型算法得到了广泛的运用,其标准也不断更新。通用处理器(GPP)能很好的解决算法多样性的问题,但其计算能力有限；ASIC可以针对特定算法进行能耗和性能优化,但无法满足不断更新算法标准的time-to-market要求。可重构阵列(RCA)和RISC处理器组合成的粗粒度可重构处理器在灵活性和高性能间可获得良好的平衡,因此适合处理多媒体算法。\n 论文分析了H.264等媒体算法中核心子算法,包括运动补偿(MC)、去块滤波效应(Deblocking)和反离散余弦变换(IDCT)等。这些子算法基于宏块和块操作,计算复杂度高、数据规则且依赖性强,适合在计算资源丰富的可重构阵列上运算。论文对可重构阵列的各项关键技术作了设计空间探索,设计了适应媒体算法的粗粒度可重构阵列。该阵列在计算单元、互联方式、耦合方式和可扩展性等方面进行了优化,包括:计算单元(PE)支持多种算术运算及逻辑运算,支持媒体算法中常见16位、8位数据位宽；阵列由8×8共64个PE构成,PE间采用crossbar的互连方式；阵列采用总线方式与RISC主控核的耦合,可以作为IP连接到总线上；阵列设计为可扩展形式,以针对不同应用扩展其规模,例如4个8×8阵列可扩展为16×16的阵列以实现H.264高清解码中关键算法。\n 将本文设计的可重构阵列应用于REmus2可重构计算系统中,搭建验证平台,通过映射H.264核心算法的方式对可重构阵列进行性能评估。实验结果表明,在TSMC65nm的工艺下,时钟频率200MHz时,本文设计的可重构阵列的面积为8.823mm2；平均在816个周期内能完成单个宏块的解码,可实现分辨率为1920x1080的H.264 High Profile码流30帧／秒解码:解码的功耗小于50mW。

关键词：粗粒度可重构媒体算法并行计算通用处理器运动补偿去块滤波效应

来源：评论

学校读者我要写书评

暂无评论

粗粒度部分动态可重构的人脸检测

引用

应用科学学报 2012年第3期30卷 299-305页

作者：肖建刘波梅晨朱敏杨军刘雷波魏少军东南大学国家专用集成电路系统工程技术研究中心南京210096 南京邮电大学电子科学与工程学院南京210046 清华大学信息科学技术学院北京100084

人脸检测系统应用在嵌入式环境中需满足多种约束,高计算密集性、控制密集性是实时实现困难的主要原因.文中提出一种基于名为"REMUS-Ⅱ"的粗粒度动态可重构架构的人脸检测系统,把层叠型AdaBoost检测算法划分成多个非连续子任务... 详细信息

人脸检测系统应用在嵌入式环境中需满足多种约束,高计算密集性、控制密集性是实时实现困难的主要原因.文中提出一种基于名为"REMUS-Ⅱ"的粗粒度动态可重构架构的人脸检测系统,把层叠型AdaBoost检测算法划分成多个非连续子任务,通过邮箱通信调度、配置流和数据流优化方法来提高指令级并行度和任务级并行度.实验结果表明,检测分辨率为640×480的图片可获得17帧/s的平均检测速度,正面人脸检测率保持在95%以上.在TSMC 65 nm CMOS工艺、200 MHz工作频率下,REMUS-Ⅱ面积约为24 mm^2,功率约为194 mW.

关键词：粗粒度可重构动态人脸检测 AdaBoost

来源：评论

学校读者我要写书评

暂无评论

软件无线电的可重构流处理器体系结构

引用

航空学报 2008年第6期29卷 1612-1618页

作者：高德远田杭沛朱怡安西北工业大学航空微电子中心陕西西安710072

针对软件无线电中存在通用数字信号处理器(DSP)计算能力不足以及专用基带处理器缺乏扩展性的问题,提出了一种新的处理器:面向软件无线电的可重构流处理器及相应的专用指令集。仿真证明,该处理器的可重构设计具备指令集扩展能力,可以对... 详细信息

针对软件无线电中存在通用数字信号处理器(DSP)计算能力不足以及专用基带处理器缺乏扩展性的问题,提出了一种新的处理器:面向软件无线电的可重构流处理器及相应的专用指令集。仿真证明,该处理器的可重构设计具备指令集扩展能力,可以对多种无线通信标准甚至是新的通信标准提供支持;面向软件无线电的流体系结构和专用指令集保证了对多种高速无线基带信号的实时处理,运算能力是通用DSP的5～13倍。该处理器为软件无线电中的硬件设计难题提供了一种新的解决途径。

关键词：计算机系统设计可重构流处理器粗粒度可重构软件无线电专用指令集单指令多数据

来源：评论

学校读者我要写书评

暂无评论

基于可重构计算的密码处理器关键技术研究

基于可重构计算的密码处理器关键技术研究

引用

作者：杨锦江东南大学

学位级别：博士

特殊保密通信领域采用频繁更换密码算法以提升安全性的技术途径,对密码处理器提出了动态重构的需求,粗粒度可重构处理器相比与专用集成电路和定制指令集处理器,具有性能和灵活性方面的潜在优势,已成为学术界和产业界的关注重点之一。本... 详细信息

特殊保密通信领域采用频繁更换密码算法以提升安全性的技术途径,对密码处理器提出了动态重构的需求,粗粒度可重构处理器相比与专用集成电路和定制指令集处理器,具有性能和灵活性方面的潜在优势,已成为学术界和产业界的关注重点之一。本文针对可重构密码处理器的面积效率（单位面积的性能）和能量效率（单位能量的性能）两个关键指标,重点研究其计算阵列的架构、电路及配置调度策略。首先,本文分析了分组密码算法、杂凑密码算法和序列密码算法等密码算法的工作机制,从密钥长度、计算位宽和运算类型三个方面总结了算法的计算特征,并从算法迭代运算间的数据依赖关系、执行流水特性方面分析了算法的控制流特征,为可重构密码处理器计算阵列和配置控制器的设计提供了理论指导。其次,针对计算阵列中通用S盒（S-box,Substitution Box）资源消耗过大导致面积效率低下的问题,本文提出了基于多端口静态随机存储器（SRAM）的查找表型通用S盒结构和电路。包括:1)研究并提出了多端口SRAM查找表结构,通过配置重构成具有特定特征参数的查找表,满足多种密码算法S盒输入输出位宽、查找表数量和访问并发度的不同需求;2)定制并实现了多端口SRAM存储器,该存储器支持1个写入端口和4个读出端口,适合S盒读并发数大、更新内容数据频率较低的操作特点,使得单位面积的存储器能够提供更大的读数据吞吐率,从而满足密码算法中S盒操作对查找表存储体高并发访问的需求。该方法相比其它查找表型设计,单位面积的数据吞吐率最高可提升51.76%。再次,针对计算流水频繁被配置操作打断导致面积效率和能量效率低下的问题,本文提出了以算子为最小粒度的配置信息组织方法及基于配置信息上下文的配置调度机制。包含:1)研究并提出了一种基于阵列算子为最小粒度的配置信息缓存结构,以计算阵列中算子为最小粒度,进行多级层次化组织和存储,在保证配置信息传输效率的前提下,降低了配置存储容量82.25%以上;2)研究并提出了基于配置信息时间和空间上下文的调度机制,该机制综合考虑了配置信息的时间和空间特征,在增加少量硬件开销的条件下,将算法的配置时间占计算时间的比例下降到4.35%8.78%。最后,将本文研究的S盒及配置信息相关技术应用到了一款基于SMIC 40nm工艺的可重构密码处理器芯片中。芯片实测结果表明:基于上述技术的可重构密码处理器具有较高的面积和能量效率。（1）多端口SRAM查找表结构,使得可重构密码处理器的面积降低了11.81%,（2）基于配置信息时间和空间上下文的调度机制,使得可重构密码处理器的配置时间缩短,性能得到提升。与其它方案的可重构密码处理器相比较,采用本文关键技术的可重构密码处理器在支持更多密码算法的同时,分组密码算法（以AES为例）的面积效率提高了2.09倍4.63倍,能量效率提高了1.07倍4.53倍;杂凑密码算法（以SHA256为例）的面积效率提高了2.91倍;序列密码算法（以ZUC为例）的面积效率提升了2.80倍。

关键词：粗粒度可重构密码算法可重构S盒可重构配置系统可重构密码处理器

来源：评论

学校读者我要写书评

暂无评论

基于可重构平台的LTE上行接收端物理层核心算法实现

基于可重构平台的LTE上行接收端物理层核心算法实现

引用

作者：卢卫东南大学

学位级别：硕士

LTE协议的出现以及移动终端对于多模制式的需求，对硬件的计算能力、灵活性和功耗提出了较高的要求，粗粒度可重构架构在处理数据密集型算法时效果显著，同时具有较高的灵活性，能够很好地满足通信基带算法需求。可重构架构REMUS-Ⅱ上... 详细信息

LTE协议的出现以及移动终端对于多模制式的需求，对硬件的计算能力、灵活性和功耗提出了较高的要求，粗粒度可重构架构在处理数据密集型算法时效果显著，同时具有较高的灵活性，能够很好地满足通信基带算法需求。可重构架构REMUS-Ⅱ上已经实现了多媒体、GPS基带处理等应用，LTE物理层算法对REMUS-Ⅱ架构的PE功能，物理存储和数据通路提出了新的需求。\n 本文依据算法的复杂性，选择上行DFT预编码算法作为重点研究实现的算法，此外，还选择Turbo译码器中的关键路径QPP交织器的地址生成算法在可重构架构实现，两个算法的处理速度均满足LTE协议规定的数据吞吐率需求。本文首先结合可重构架构REMUS-Ⅱ的特点对LTE上行链路物理层算法DFT算法和QPP交织器地址生成算法进行映射方案分析;然后，根据算法映射方案分析的结果，对可重构架构REMUS-Ⅱ从架构计算单元PE功能，架构内部存储和架构内部数据通路三个方面进行优化设计;最后，将DFT算法和QPP交织器地址生成算法在优化之后的可重构架构REMUS-Ⅱ S上映射实现，并完成两个算法实现的功能验证，时序验证和面积功耗的仿真。\n 实验结果表明:在200MHz的工作频率下，上行链路35种点数DFT的最低数据吞吐率达到70.32K Symbols/s，满足LTE协议规定的14K Symbols/s的处理速度，QPP交织器地址生成的等效吞吐率性能达644Mbps，满足LTE协议规定的上行链路50Mbps数据吞吐率性能。实验结果对比表明:平均每点DFT归一化能量为1.35nJ，为同类架构的13.5％和DSP架构TMS320VC5505的57.4％，说明本文的可重构架构相比较同类可重构架构和DSP架构TMS320VC5505，本文的可重构架构在能量效率上有优势。

关键词：长期演进技术粗粒度可重构物理层离散傅里叶变换二次多项式置换交织器第三代移动通信系统

来源：评论

学校读者我要写书评

暂无评论

高算力芯片未来技术发展途径

引用

前瞻科技 2022年第3期1卷 115-129页

作者：姚鹏宋昌明胡杨蔡坚尹首一吴华强清华大学集成电路学院北京100084

面向未来高算力芯片需求,分析了国内外高算力芯片发展趋势,提出由数据互连、单位晶体管提供的算力、晶体管密度和芯片面积构成的芯片算力表达式。介绍了未来高算力芯片发展的关键技术,并结合算力表达式论述相关技术如何发挥作用。从新... 详细信息

面向未来高算力芯片需求,分析了国内外高算力芯片发展趋势,提出由数据互连、单位晶体管提供的算力、晶体管密度和芯片面积构成的芯片算力表达式。介绍了未来高算力芯片发展的关键技术,并结合算力表达式论述相关技术如何发挥作用。从新材料、新器件、先进工艺、新架构、集成封装等角度出发,探讨了集成电路先进制造工艺、单片三维集成技术、领域专用架构、粗粒度可重构架构、存算一体技术、芯粒(Chiplet)技术和晶圆级集成等国内外发展现状及其对芯片算力的提升效果,并深入分析了各项技术的发展和挑战。结合中国高算力芯片现状和集成电路先进制程发展受限,提出从“架构+集成+系统”出发,探索实现高算力芯片的一体化自主可控创新路径,可以采用成熟制程,结合粗粒度可重构和存算一体新型架构,采用基于先进集成的芯粒技术实现总算力突破。

关键词：高算力芯片先进制程新型架构粗粒度可重构存算一体芯粒

来源：评论

学校读者我要写书评

暂无评论

基于CGRA的神经网络高效数据流设计

引用

电子测试 2021年第1期32卷 67-69,78页

作者：李泽豪程利甫蒋仁兴柳宜川王琴上海交通大学电子信息与电气工程学院上海200240 上海航天电子技术研究所上海201109

为了充分挖掘阵列结构的并行性,结合脉动阵列思想针对卷积神经网络核心算法设计了一套高效的映射数据流。在基于RTL搭建的仿真环境中,对不同尺寸的卷积核进行了测试,本文所设计的数据流方案的PE平均利用率达到了86%,相对于CPU可以得到65... 详细信息

为了充分挖掘阵列结构的并行性,结合脉动阵列思想针对卷积神经网络核心算法设计了一套高效的映射数据流。在基于RTL搭建的仿真环境中,对不同尺寸的卷积核进行了测试,本文所设计的数据流方案的PE平均利用率达到了86%,相对于CPU可以得到652倍的平均加速比。在足够的片上存储资源条件下,所设计的数据流可使CGRA计算单元得到较高的执行效率。

关键词：粗粒度可重构卷积神经网络加速脉动阵列

来源：评论

学校读者我要写书评

暂无评论

一种针对大规模CGRA的编译器后端设计

引用

现代计算机 2020年第6期26卷 3-6,18页

作者：叶鹏飞上海交通大学电子信息与电气工程学院上海200240

随着半导体工艺的飞速发展,粗粒度可重构架构(CGRA)上的处理单元数量日益增多,使得大规模CGRA出现异构访存结构以及有限互连资源设计,故传统CGRA编译器已经不再适配其新的架构特性。针对大规模CGRA设计一套新的编译器后端流程,其可以充... 详细信息

随着半导体工艺的飞速发展,粗粒度可重构架构(CGRA)上的处理单元数量日益增多,使得大规模CGRA出现异构访存结构以及有限互连资源设计,故传统CGRA编译器已经不再适配其新的架构特性。针对大规模CGRA设计一套新的编译器后端流程,其可以充分发挥CGRA的并行性。在搭建的RTL仿真环境中,通过测试一些典型计算密集型应用的运行时间,该编译器可以获得相对CPU平均76倍的应用加速比。

关键词：粗粒度可重构编译器后端应用加速

来源：评论

学校读者我要写书评

暂无评论

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案：

请选择收藏分类：

通借通还

建议与咨询 留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案： 新增检索档案 确定 取消

请选择收藏分类： 新增自定义分类 确定 取消

通借通还

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

请选择保存的检索档案：

请选择收藏分类：