检索结果-内蒙古大学图书馆

作者：闾佳斌电子科技大学

学位级别：硕士

处理器核是嵌入式系统与SoC系统的心脏。本文设计了一类基于RISC架构的嵌入式处理器核,并对其进行了各项指标优化。其指令集与Microchip公司PIC16系列相兼容,具有电路规模小,功耗较低的优势。生成的嵌入式处理器IP能够广泛应用于工业控... 详细信息

处理器核是嵌入式系统与SoC系统的心脏。本文设计了一类基于RISC架构的嵌入式处理器核,并对其进行了各项指标优化。其指令集与Microchip公司PIC16系列相兼容,具有电路规模小,功耗较低的优势。生成的嵌入式处理器IP能够广泛应用于工业控制、仪表仪器、汽车电子等领域。本项目遵循了集成电路与集成系统经典的自上而下的设计流程,从系统划分、代码编写、RTL仿真、FPGA原型验证、到最后电路、版图实现,都对设计做了最大的优化,涉及电路的低功耗设计,锁存器级设计等。本文首先介绍了处理器的发展背景与趋势。然后对设计框架进行了详细的划分,并对时钟系统、流水线进行精密的设计,对重要模块实现做了较详尽的描述与仿真验证。最后,通过物理综合,布局布线,对电路规模与功耗进行了评估,实现了本设计的固核与硬核。得益于项目团队对系统架构的深刻分析,对功能模块的灵活设计、电路详细有效的描述等方面的优势,本设计运用FPGA验证与ASIC实现相结合的设计方法,在系统性能与电路规模和功耗之间做到了科学有效的平衡,在成本和性能之间取得了良好的结合点。本设计为微处理器设计研究奠定了一定的基础,并且在低功耗设计,锁存器级设计积累了项目经验。本设计微处理器可以作为IP核嵌入到SoC等应用场合中。

关键词：嵌入式微处理器精简指令集计算机重叠执行流水线锁存器级设计知识产权

来源：评论

学校读者我要写书评

暂无评论

从RS/6000到沃森POWER架构步过20年创新路

引用

电子技术应用 2011年第10期37卷 5-5页

作者：毕晓东《电子技术应用》编辑部

作为RISC架构的一种，POWER（Power Optimization With Enhanced RISC）架构被公认为第二代精简指令集计算机的代表。白1990年IBM推出基于Power架构的RS／6000系列计算机平台，到今年在美国“危险边缘”节目中战胜人类的超级电脑——沃... 详细信息

作为RISC架构的一种，POWER（Power Optimization With Enhanced RISC）架构被公认为第二代精简指令集计算机的代表。白1990年IBM推出基于Power架构的RS／6000系列计算机平台，到今年在美国“危险边缘”节目中战胜人类的超级电脑——沃森，POWER架构不断创新发展，已走过20年历程。

关键词： POWER架构 RS/6000 创新沃森 Power架构精简指令集计算机 RISC架构计算机平台

来源：评论

学校读者我要写书评

暂无评论

多核处理器

引用

技术与市场 2011年第7期18卷 566-566页

Plurality是一家在以色列成立的种子公司，他们研制的通过硬件同步处理器／调度程序整合单核处理器技术，可以有效整合16个以上独立精简指令集计算机核心，并针对其多核处理器开发出一系列的周期精确仿真器，可以使几个程序同时高速运行。

关键词：多核处理器精简指令集计算机调度程序单核处理器种子公司高速运行以色列仿真器

来源：评论

学校读者我要写书评

暂无评论

16位嵌入式微处理器核的设计及验证

引用

计算机工程 2010年第23期36卷 234-236,239页

作者：姚爱红孙盟哲吴剑哈尔滨工程大学计算机科学与技术学院哈尔滨150001

采用自顶向下方法,设计实现16位精简指令集计算机架构的嵌入式微处理器核HEUSoC-1,利用现场可编程门阵列片内的大量存储资源实现双端口存储器及零等待的指令和数据访问,从而保证指令的单周期执行。通过Verilog硬件描述语言实现微处理器... 详细信息

采用自顶向下方法,设计实现16位精简指令集计算机架构的嵌入式微处理器核HEUSoC-1,利用现场可编程门阵列片内的大量存储资源实现双端口存储器及零等待的指令和数据访问,从而保证指令的单周期执行。通过Verilog硬件描述语言实现微处理器核的RTL级描述,编写计算斐波那契数列的测试程序验证了HEUSoC-1的正确性。在Xilinx Spartan-2芯片上的统计结果表明,HEUSoC-1的资源占用率较低,处理器最高频率约为22 MHz,适合于对功耗和性价比要求严格的嵌入式应用领域。

关键词：嵌入式系统微处理器核精简指令集计算机 Verilog硬件描述语言现场可编程门阵列

来源：评论

学校读者我要写书评

暂无评论

基于RISC的32位微处理器关键技术的研究与实现

基于RISC的32位微处理器关键技术的研究与实现

引用

作者：陈芙蓉桂林电子科技大学

学位级别：硕士

随着集成电路的迅猛发展,微处理器的设计技术对计算机产业、电子产业乃至整个信息产业的发展都有举足轻重的作用。其中RISC(Reduced Instruction Set Computer,精简指令集计算机)作为计算机设计策略已越来越多地应用于计算机体系结构的... 详细信息

随着集成电路的迅猛发展,微处理器的设计技术对计算机产业、电子产业乃至整个信息产业的发展都有举足轻重的作用。其中RISC(Reduced Instruction Set Computer,精简指令集计算机)作为计算机设计策略已越来越多地应用于计算机体系结构的设计中。如今在嵌入式应用领域,对32位RISC架构的微处理器的需求持续上升。本文在对RISC关键技术进行研究后,设计实现了一款32位的RISC IP核,主要包括对指令集的设计、IP核各个模块的设计和存储系统的设计。\n 本文采用对指令的最高两位编码来确定指令操作数的来源,并以此为依据来划分不同类型的指令,设计的指令包括一般的ALU指令、DSP指令和系统控制类指令。\n 设计的IP核建立在四级流水线基础上,包括取值、译码、执行和回写。采用哈佛结构、空指令和硬件旁路来避免流水线中的结构相关,控制相关和数据相关。设计了流水线控制模块,根据需要给不同的流水级发“等待”和“准备”信号。为访存指令提供了专门的接口,访存操作在流水线执行级运行。设计了例外处理状态机及时响应异常,为IP核内所有特殊寄存器提供了专门的访问接口。\n 采用虚拟存储器管理单元(MMU)来将访存指令的虚拟地址转换为Cache的物理地址。设计的Cache单元由控制器、数据RAM、标记RAM和缓冲器构成。Cache控制器对Cache读写操作进行控制,缓冲器则用来解决写Cache时缓存和主存之间的速度差异。\n 所有的模块都是基于Verilog-HDL语言,经过EDA工具的综合分析后,对IP核进行了功能验证,给出了对流水线、指令、存储器的相关仿真波形图。仿真结果表明了所设计IP核的有效性。

关键词：微处理器精简指令集计算机指令集 IP核设计存储系统

来源：评论

学校读者我要写书评

暂无评论

基于PowerPC603e通用处理模块的设计与实现

引用

淮阴师范学院学报（自然科学版） 2009年第4期8卷 297-301,305页

作者：王岚南京信息职业技术学院信息服务学院江苏南京210046

Power PC系列处理器是高性能、低功耗的32位嵌入式处理器.Power PC系列处理器在嵌入式系统中得到了广泛的应用,文章简要介绍了Power PC603e处理器的特点,详细阐述了基于Power PC603e的通用处理模块的组成、原理以及60x总线存储器控制器... 详细信息

Power PC系列处理器是高性能、低功耗的32位嵌入式处理器.Power PC系列处理器在嵌入式系统中得到了广泛的应用,文章简要介绍了Power PC603e处理器的特点,详细阐述了基于Power PC603e的通用处理模块的组成、原理以及60x总线存储器控制器在FPGA上的设计与主要时序的产生.此FPGA控制器可提供60x总线与多种类型的SRAM、FLASH和I/0的接口,已在嵌入式系统的设计中得到了应用和验证.

关键词：精简指令集计算机通用模块猝发操作

来源：评论

学校读者我要写书评

暂无评论

RISC乘累加单元的扩展

引用

微计算机信息 2008年第14期24卷 1-2,7页

作者：邹世忠清华大学电子工程系北京100086

本文设计了扩展的乘累加单元(DSPMAC),用于运算速度的提高。基于or1200乘累加单元,运用RISC技术和并行操作,通过开发32-bit指令中的保留位,在资源占用增幅较少和一定的功耗及温度等代价的前提下,本设计对连续乘累加运算实现加速。经过测... 详细信息

本文设计了扩展的乘累加单元(DSPMAC),用于运算速度的提高。基于or1200乘累加单元,运用RISC技术和并行操作,通过开发32-bit指令中的保留位,在资源占用增幅较少和一定的功耗及温度等代价的前提下,本设计对连续乘累加运算实现加速。经过测试,DSPMAC达到了运算加速的目的。

关键词：乘累加精简指令集计算机速度功耗温度

来源：评论

学校读者我要写书评

暂无评论

基于FPGA的精简指令集计算机的研究与开发

基于FPGA的精简指令集计算机的研究与开发

引用

作者：王红东北大学

学位级别：硕士

大规模可编程逻辑器件CPLD和FPGA是当今应用最广泛的两类可编程专用集成电路(ASIC),电子设计工程师用它可以在办公室或实验室里设计出所需的专用集成电路,从而大大缩短了产品上市时间,降低了开发成本.此外,可编程逻辑器件还具有静态可... 详细信息

大规模可编程逻辑器件CPLD和FPGA是当今应用最广泛的两类可编程专用集成电路(ASIC),电子设计工程师用它可以在办公室或实验室里设计出所需的专用集成电路,从而大大缩短了产品上市时间,降低了开发成本.此外,可编程逻辑器件还具有静态可重复编程和动态系统重构的特性,使得硬件的功能可以象软件一样通过编程来修改,这样就极大地提高了电子系统设计的灵活性和通用性.该设计完成了在一片可编程逻辑器件上开发简易计算机的设计任务,将单片机与单片机外围电路集成化,能够输入指令、执行指令、输出结果,具有在电子系统中应用的普遍意义,另外,也可以用于计算机组成原理的教学试验.该文第一章简要介绍了可编程ASIC和EDA技术的历史、现状、未来并对本课题作了简要陈述.第二章在芯片设计的两种输入法即原理图输入法和HDL输入法之间做出比较,决定选用HDL输入法.第三章描述了具体的设计过程和设计手段,首先将简易计算机划分为运算器、CPU控制器、存储器、键盘接口和显示接口以及系统控制器,然后再往下分为下层子模块.输入法的语言使用的是Verilog HDL,鉴于篇幅所限,源代码部分不在论文之中.第四章对设计的综合与实现做了总结,给出了时序仿真波形图.该文针对FPGA和RISC这两大课题,对RISC在FPGA上的实现进行了初浅的探索与尝试.从计算机体系结构入手,剖析了精简指令集计算机的原理,通过该设计的实践对ASIC和EDA的设计潜力有了更进一步的领悟.

关键词：专用集成电路可编程逻辑器件精简指令集计算机 EDA HDL

来源：评论

学校读者我要写书评

暂无评论

基于双PowerPC 7447A处理器的嵌入式系统硬件设计

基于双PowerPC 7447A处理器的嵌入式系统硬件设计

引用

作者：张中华上海交通大学

学位级别：硕士

针对目前雷达对其数据和信号处理能力需求的不断攀升,传统的雷达数字处理系统己远远满足不了实时高速大吞吐量的处理需求,而且传统的数字处理系统的设计专用性强,不同的处理任务需使用不同的处理模块,这样使得各个处理模块之间互不兼容... 详细信息

针对目前雷达对其数据和信号处理能力需求的不断攀升,传统的雷达数字处理系统己远远满足不了实时高速大吞吐量的处理需求,而且传统的数字处理系统的设计专用性强,不同的处理任务需使用不同的处理模块,这样使得各个处理模块之间互不兼容,系统的通用性和扩展性较差,因此设计并实现通用并行处理系统己经成为高速实时数字处理发展的必然趋势,而基于标准总线的多处理器的通用处理模块设计也已成为该领域的研究热点。论文主要完成了一种基于双PowerPC 7447A高性能处理器的通用嵌入式硬件模块的原理设计,主要工作包括以下两个方面: 1)通过需求和可行性分析,提出了通用数字处理模块的硬件设计方案,本方案以PowerPC 7447A处理器为核心处理器,采用非对称多重处理、高速互连和通用接口扩展技术来设计双处理节点。 2)完成了通用数字处理模块的详细电路原理设计,包括时钟网络、CPU、北桥、以太网、存储器、逻辑和总线等。本设计中处理器周边设备由接口丰富的北桥芯片组来控制,本地采用PCI-X总线连接2个处理节点,同时提供2个PMC接口;采用具有主、从自适应功能的CPCI总线桥进行系统扩展;此外,采用高速串行总线作为二级总线。

关键词： PowerPC G4 非对称多重处理全对称多重处理单指令多数据矢量处理技术精简指令集计算机

来源：评论

学校读者我要写书评

暂无评论

嵌入式微处理器的设计分析与仿真验证

嵌入式微处理器的设计分析与仿真验证

引用

作者：李川北京交通大学

学位级别：硕士

嵌入式微处理器(EMPU,Embedded Microprocessor Unit)以其高性能、低功耗、便携式等优点,越来越广泛地应用于各种电子设备中。其中精简指令集计算机(RISC,Reduced Instruction Set Computer),作为微处理器设计策略的一种类型,已经普遍... 详细信息

嵌入式微处理器(EMPU,Embedded Microprocessor Unit)以其高性能、低功耗、便携式等优点,越来越广泛地应用于各种电子设备中。其中精简指令集计算机(RISC,Reduced Instruction Set Computer),作为微处理器设计策略的一种类型,已经普遍应用于计算机体系结构设计中。本文首先设计了一个8位RISC处理器,它具有8条指令,可以进行指令译码、指令执行,可以和存储器进行数据交换。数据通过数据通路进行运算处理,控制器提供数据通路各模块的控制信号。使用可综合的寄存器传输级(RTL,RegisterTransfer Level)Verilog HDL硬件描述语言描述每个子模块,在顶层模块中根据端口连接实例化每个子模块,然后使用ModelSim分别对全部子模块和顶层模块进行功能仿真验证,使用QuartusⅡ对设计进行综合,在Altera CycloneⅡEP2C35芯片上实现,工作频率可达120MHz。然后在此基础上,本文对业界广泛使用的ARM7TDMI内核进行了设计分析与验证。ARM7TDMI内核根据执行功能不同,可以划分成数据通路模块和控制器模块两大部分。本文对数据通路的每个模块:桶式移位器、算术逻辑单元、32位布氏乘法器、寄存器堆等做了详细的设计分析,重点讲解了每个模块的工作原理以及如何使用硬件描述语言来实现其功能。接着针对每个模块,编写测试平台,进行功能仿真。最后在FPGA平台上实现,针对不同的综合优化方式,比较电路所消耗的逻辑资源和工作性能,为设计者选择实现方式提供了实验依据。

关键词： Verilog HDL 精简指令集计算机 ARM7TDMI 数据通路控制器测试平台仿真综合

来源：评论

学校读者我要写书评

暂无评论

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案：

请选择收藏分类：

通借通还

建议与咨询 留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案： 新增检索档案 确定 取消

请选择收藏分类： 新增自定义分类 确定 取消

通借通还

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

请选择保存的检索档案：

请选择收藏分类：