随着基于设计复用的系统芯片（System on Chip，SoC）复杂度不断提高、规模不断扩大。一方面扫描测试中扫描链上的测试时间和扫描移位功耗快速增加，另一方面也要求充分高效地利用SoC能提供的有限的资源完成测试，这对优化调度技术提出...
详细信息
随着基于设计复用的系统芯片（System on Chip，SoC）复杂度不断提高、规模不断扩大。一方面扫描测试中扫描链上的测试时间和扫描移位功耗快速增加，另一方面也要求充分高效地利用SoC能提供的有限的资源完成测试，这对优化调度技术提出了更高的要求。\n 本文针对第一个问题，提出一种在原有电路结构基础上的时间帧展开扫描测试方法。在扫描输入矢量施加完毕后，不是使用单脉冲时钟信号捕获响应并加载下一个扫描输入矢量，而是使待测电路保持在正常功能状态运行若干个时钟周期。期间上一个时间帧待测电路组合部分的伪输出作为下一个时间帧组合部分的伪输入，整个待测电路可以用米利型状态机描述。使用该方法，一个初始测试矢量配合每个时间帧上适当的原始输入就可能起到几条测试矢量的效果。为了更多的减少测试时间，使用精英遗传算法生成较高故障检测效率的时间帧展开测试方案初始矢量。基于标准电路的实验结果表明这种方法是有效的，能够显著降低测试时间。\n 对于第二个问题，本文提出了一种基于精英遗传算法的SoC测试调度优化方案。为了合理应用遗传算法，结合SoC测试的特点，设计了分为分割数目、分割带宽和核连接方案共三部分的复合型染色体结构。然后在精确到每个时钟周期的功耗模型和装箱算法的基础上，解决了如何求算SoC总测试时间，并将总测试时间作为遗传算法中的个体适应度。对于基准SoC电路的实验结果表明该方案效果非常接近现有算法，能够有效地解决SoC测试方案优化问题。
暂无评论