检索结果-内蒙古大学图书馆

您好，读者！请登录

内蒙古大学图书馆

首页
概况
党建
资源
服务
科研支持
- 论文收录引用证明
- 科技查新
知识产权
档案馆
帮助

咨询与建议

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

您的常用邮箱：*

您的手机号码：*

问题描述：

当前已输入0个字，您还可以输入200个字

全部搜索
期刊论文
图书
学位论文
标准
纸本馆藏
外文资源发现
数据库导航
超星发现

高级检索

时间限定

出版年份：

文献类型

图书期刊文献学位论文多媒体

馆藏选择

电子馆藏纸本馆藏

核心期刊

全部期刊 SCI 收录期刊 SSCI 收录期刊 EI 收录期刊 CSCD 收录期刊 CSSCI 收录期刊

语言

中文英文

文献类型

期刊文献图书学位论文标准纸本馆藏

帮助

文字说明：

T=题名（书名、题名），A=作者（责任者），K=主题词，P=出版物名称，PU=出版社名称，O=机构（作者单位、学位授予单位、专利申请人），L=中图分类号，C=学科分类号，U=全部字段，Y=年（出版发行年、学位年度、标准发布年）

检索规则说明：

AND代表“并且”；OR代表“或者”；NOT代表“不包含”；(注意必须大写,运算符两边需空一格)

检索范例：

范例一：(K=图书馆学 OR K=情报学) AND A=范并思 AND Y=1982-2016
范例二：P=计算机应用与软件 AND (U=C++ OR U=Basic) NOT K=Visual AND Y=2011-2016

分类表

所选分类

>> <<

限定检索结果

文献类型

253 篇 专利

馆藏范围

253 篇 电子文献
0 种 纸本馆藏

日期分布

机构

10 篇 恩智浦美国有限公...
8 篇 三星电子株式会社
8 篇 长鑫存储技术有限...
6 篇 华为技术有限公司
6 篇 美光科技公司
5 篇 成都芯源系统有限...
5 篇 京东方科技集团股...
4 篇 爱思开海力士有限...
4 篇 上海艾为电子技术...
3 篇 桂林电子科技大学
3 篇 珠海智融科技股份...
3 篇 中兴通讯股份有限...
3 篇 瑞萨电子有限公司
3 篇 无锡华润矽科微电...
3 篇 紫光同芯微电子有...
3 篇 灿芯半导体有限公...
3 篇 高通股份有限公司
3 篇 合肥学院
2 篇 龙芯中科技术有限...
2 篇 厦门紫光展锐科技...

作者

10 篇 克里斯蒂安·帕瓦奥...
10 篇 简-斯特凡·维吉耶
6 篇 迪迪埃·萨莱
4 篇 比拉玛·贡巴拉
4 篇 安德烈斯·巴里拉多...
4 篇 刘东
4 篇 朱利恩·奥兰多
4 篇 奥利维耶·多阿尔
4 篇 姚星
4 篇 马蒂·布沙耶
4 篇 姚炜
4 篇 林峰
3 篇 富士广木
3 篇 宫野一孝
3 篇 李海松
3 篇 严淼
3 篇 彭云武
3 篇 李瑶
3 篇 倪敏生
3 篇 周玉镇

语言

253 篇 中文

检索条件"主题词=系统时钟信号"

共 253 条记录，以下是11-20 订阅

全选清除本页清除全部题录导出标记到"检索档案"

详细简洁

排序：

一种近阈值电压全数字逐次逼近寄存器延时锁定环系统

一种近阈值电压全数字逐次逼近寄存器延时锁定环系统

引用

作者：徐太龙李瑶卢军胡敏叶云飞倪敏生胡学友孟硕 230000 安徽省合肥市经开发区锦绣大道99号

本发明公开了一种近阈值电压全数字逐次逼近寄存器延时锁定环系统，数据选择器的输入连接系统时钟信号clkin和基于clkin产生的短脉冲信号clk_dge，数据选择器的输出连接PVT补偿延时线的输入端，PVT补偿延时线的输出端与锁定延时线的输... 详细信息

标准号: CN107342766B

本发明公开了一种近阈值电压全数字逐次逼近寄存器延时锁定环系统，数据选择器的输入连接系统时钟信号clkin和基于clkin产生的短脉冲信号clk_dge，数据选择器的输出连接PVT补偿延时线的输入端，PVT补偿延时线的输出端与锁定延时线的输入端连接，PVT检测器通过译码器一与PVT补偿延时线的输入端连接，逐次逼近寄存器控制器通过译码器二与锁定延时线的输入端连接，时序控制器的输出端分别连接逐次逼近寄存器控制器和相位采样器的输入端。本发明通过设计和实现基于标准单元的全数字集成电路设计流程，是一个宽工作频率范围、快速锁定、工作在近阈值电压附近、无谐波锁定和零延时陷阱问题的全数字SARDLL。

关键词：延时线逐次逼近寄存器输入端连接译码器近阈值电压数据选择器锁定控制器全数字输出端输入端数字集成电路设计检测器系统时钟信号短脉冲信号设计和实现时序控制器延时锁定环标准单元工作频率快速锁定输出连接输入连接相位采样零延时谐波陷阱

来源：评论

学校读者我要写书评

暂无评论

支持冲突的高速多端口存储器

支持冲突的高速多端口存储器

引用

作者： P·拉杰 R·萨胡 S·K·古普塔美国加利福尼亚州

提供了一种多端口存储器，其支持用于同一多端口位单元的读取端口与写入端口之间的冲突。当用于多端口位单元的写入端口在系统时钟信号期间被寻址时，感测放大器从多端口位单元读取数据位。如果用于多端口位单元的读取端口在同一系统时... 详细信息

标准号: CN116940984A

提供了一种多端口存储器，其支持用于同一多端口位单元的读取端口与写入端口之间的冲突。当用于多端口位单元的写入端口在系统时钟信号期间被寻址时，感测放大器从多端口位单元读取数据位。如果用于多端口位单元的读取端口在同一系统时钟信号期间被寻址，则多路复用器选择来自感测放大器的输出位。

关键词：多端口位单元感测放大器读取端口写入端口寻址读取多端口存储器系统时钟信号多路复用器时钟信号同一系统输出位冲突

来源：评论

学校读者我要写书评

暂无评论

功率控制电路、存储器及电子设备

功率控制电路、存储器及电子设备

引用

作者：杨杰 230601 安徽省合肥市经济技术开发区空港工业园兴业大道388号

本公开涉及集成电路领域，公开了一种功率控制电路、存储器及电子设备；其中，功率控制电路包括：时钟监测电路和偏置控制电路；其中，时钟监测电路，被配置为接收系统时钟信号，并基于所述系统时钟信号和参考时钟信号生成控制信号；所... 详细信息

标准号: CN116027842A

本公开涉及集成电路领域，公开了一种功率控制电路、存储器及电子设备；其中，功率控制电路包括：时钟监测电路和偏置控制电路；其中，时钟监测电路，被配置为接收系统时钟信号，并基于所述系统时钟信号和参考时钟信号生成控制信号；所述偏置控制电路，被配置为接收所述控制信号，并响应于所述控制信号调整晶体管器件的衬底偏置电压。这样，时钟监测电路能够监测系统时钟信号的变化，生成对应的控制信号；偏置控制电路可以响应于对应的控制信号，通过调整晶体管器件的衬底偏置电压，提高晶体管器件的阈值电压，降低晶体管器件的静态功耗，从而，避免存储器因静态功耗太大导致过烧。

关键词：偏置控制电路晶体管器件控制信号时钟监测功率控制电路电路存储器衬底偏置静态功耗时钟信号参考时钟信号集成电路领域控制信号调整生成控制信号系统时钟信号调整晶体管电子设备监测系统接收系统阈值电压响应配置

来源：评论

学校读者我要写书评

暂无评论

通信单元和用于时钟分布与同步的方法

通信单元和用于时钟分布与同步的方法

引用

作者：迪迪埃·萨莱克里斯蒂安·帕瓦奥莫雷拉多米尼克·德尔贝克奥利弗·文森特·多阿尔简-斯特凡·维吉耶比拉玛·贡巴拉美国德克萨斯州

描述一种通信单元(300)，其包括多个级联装置，所述多个级联装置包括以主从布置配置的至少一个主装置和至少一个从属装置。所述至少一个主装置包括调制器电路(362)，其被配置成：接收系统时钟信号和帧起始信号；通过所述帧起始信号调制... 详细信息

标准号: CN110673124B

描述一种通信单元(300)，其包括多个级联装置，所述多个级联装置包括以主从布置配置的至少一个主装置和至少一个从属装置。所述至少一个主装置包括调制器电路(362)，其被配置成：接收系统时钟信号和帧起始信号；通过所述帧起始信号调制所述系统时钟信号以产生经调制主从时钟信号(384)；且将所述经调制主从时钟信号(384)发射到所述至少一个从属装置。所述至少一个从属装置包括解调器电路(364)，其被配置成：接收并解调所述经调制主从时钟信号(384)；且由此重新形成所述系统时钟信号(388，385)和所述帧起始信号(390，386)。

关键词：调制帧起始信号从属装置主从时钟系统时钟信号级联装置主装置调制器电路解调器电路接收系统时钟信号通信单元配置的解调配置主从发射

来源：评论

学校读者我要写书评

暂无评论

一种时钟校准电路

一种时钟校准电路

引用

作者：晏龙唐博邹旭 400700 重庆市北碚区云汉大道117号附368号

一种时钟校准电路，包括：相互连接的时钟产生模块、时钟分频模块和调制解调器；调制解调器切换为休眠模式时，将产生的休眠模式指示信号输出给时钟产生模块，将产生的第一控制信号输出给时钟分频模块；时钟产生模块响应休眠模式指示信... 详细信息

标准号: CN112422126A

一种时钟校准电路，包括：相互连接的时钟产生模块、时钟分频模块和调制解调器；调制解调器切换为休眠模式时，将产生的休眠模式指示信号输出给时钟产生模块，将产生的第一控制信号输出给时钟分频模块；时钟产生模块响应休眠模式指示信号切换为休眠模式，将产生的休眠模式下的第一时钟信号输出给时钟分频模块；时钟分频模块响应第一控制信号基于休眠模式对应的配置参数对休眠模式下的第一时钟信号进行分频，产生休眠模式下的第二时钟信号，并输出给调制解调器；调制解调器切换为工作模式时，基于休眠模式下的第二时钟信号对系统时钟信号进行校准，从而不仅可以实现对系统时钟的校准，还可以有效提高校准效率和降低系统功耗。

关键词：休眠模式时钟分频模块时钟产生模块时钟信号校准调制解调器切换第一控制信号调制解调器指示信号输出时钟校准电路时钟信号输出系统时钟信号工作模式降低系统配置参数系统时钟响应分频功耗

来源：评论

学校读者我要写书评

暂无评论

一种诊断外部时钟源的系统及方法

一种诊断外部时钟源的系统及方法

引用

作者：刘金行金灿龙田佰辉 201206 上海市浦东新区金吉路33弄4幢4楼

本申请公开了一种诊断外部时钟源的系统，包括：外部时钟源，用于提供晶振信号。主控制芯片，具有硬件形式的第一SPI通讯模块，作为SPI通讯的主节点；还具有复位引脚；还根据晶振信号得到系统时钟信号，再根据系统时钟信号生成SPI时钟... 详细信息

标准号: CN104750087A

本申请公开了一种诊断外部时钟源的系统，包括：外部时钟源，用于提供晶振信号。主控制芯片，具有硬件形式的第一SPI通讯模块，作为SPI通讯的主节点；还具有复位引脚；还根据晶振信号得到系统时钟信号，再根据系统时钟信号生成SPI时钟信号。辅控制芯片，具有硬件形式的第二SPI通讯模块，作为SPI通讯的从节点；还具有边沿捕获引脚，用于捕获信号的上升沿或下降沿；还具有具有一个IO引脚连接到主控制芯片的复位引脚，用于传递复位信号。SPI总线，连接第一SPI通讯模块和第二SPI通讯模块；SPI总线中的时钟信号线还连接到辅控制芯片的边沿捕获引脚。本申请通过对SPI时钟信号进行监控，从而对外部时钟源的故障进行诊断，大大提高了诊断的准确性。

关键词：通讯模块时钟信号外部时钟系统时钟信号主控制芯片复位引脚晶振信号硬件形式总线引脚捕获芯片诊断捕获信号复位信号进行监控进行诊断引脚连接主节点连接通讯

来源：评论

学校读者我要写书评

暂无评论

与时钟同步有关的存储系统

与时钟同步有关的存储系统

引用

作者：黄奎栋尹相植韩国京畿道

一种存储系统，包括：存储器控制器和存储器件。存储器控制器通过提供系统时钟信号、数据时钟信号和芯片选择信号而访问存储器件，以及在访问存储器件之后向存储器件提供数据时钟使能信号。存储器件基于系统时钟信号、数据时钟信号和数... 详细信息

标准号: CN116662227A

一种存储系统，包括：存储器控制器和存储器件。存储器控制器通过提供系统时钟信号、数据时钟信号和芯片选择信号而访问存储器件，以及在访问存储器件之后向存储器件提供数据时钟使能信号。存储器件基于系统时钟信号、数据时钟信号和数据时钟使能信号与存储器控制器通信。

关键词：存储器控制器存储器件数据时钟信号系统时钟信号访问存储器使能信号数据时钟芯片选择信号存储系统通信

来源：评论

学校读者我要写书评

暂无评论

一种芯片调试模式下时钟处理电路及其时钟处理方法

一种芯片调试模式下时钟处理电路及其时钟处理方法

引用

作者：董宇张召旭乔瑛 100083 北京市海淀区五道口王庄路1号同方科技广场D座西楼18层

本发明提供了一种芯片调试模式下时钟处理电路及其时钟处理方法。所述时钟处理电路包括第一选择器、第二选择器、锁存器和逻辑与门，第一选择器连接第二选择器，第二选择器连接锁存器，锁存器连接逻辑与门。在芯片调试模式下，芯片对系... 详细信息

标准号: CN111459785B

本发明提供了一种芯片调试模式下时钟处理电路及其时钟处理方法。所述时钟处理电路包括第一选择器、第二选择器、锁存器和逻辑与门，第一选择器连接第二选择器，第二选择器连接锁存器，锁存器连接逻辑与门。在芯片调试模式下，芯片对系统时钟进行特殊处理，使系统时钟信号正常翻转，而且，在芯片进入休眠状态后，系统时钟不会因为系统休眠而停止，芯片与电脑之间能够正常发送和接收确认连接状态的信号，芯片仍然能正常工作不会退出调试模式，解决了芯片运行程序调试过程中被中断的难题，既优化了芯片运行程序开发的流程，又提高了芯片运行程序的开发效率。

关键词：芯片选择器运行程序时钟处理电路逻辑与门系统时钟芯片调试锁存器系统时钟信号调试过程调试模式接收确认开发效率连接状态时钟处理休眠状态连接锁翻转休眠存器发送中断退出电脑优化开发

来源：评论

学校读者我要写书评

暂无评论

一种诊断外部时钟源的系统及方法

一种诊断外部时钟源的系统及方法

引用

作者：刘金行金灿龙田佰辉 201206 上海市浦东新区金吉路33弄4幢4楼

标准号: CN104750087B

本申请公开了一种诊断外部时钟源的系统，包括：外部时钟源，用于提供晶振信号。主控制芯片，具有硬件形式的第一SPI通讯模块，作为SPI通讯的主节点；还具有复位引脚；还根据晶振信号得到系统时钟信号，再根据系统时钟信号生成SPI时钟信号。辅控制芯片，具有硬件形式的第二SPI通讯模块，作为SPI通讯的从节点；还具有边沿捕获引脚，用于捕获信号的上升沿或下降沿；还具有一个IO引脚连接到主控制芯片的复位引脚，用于传递复位信号。SPI总线，连接第一SPI通讯模块和第二SPI通讯模块；SPI总线中的时钟信号线还连接到辅控制芯片的边沿捕获引脚。本申请通过对SPI时钟信号进行监控，从而对外部时钟源的故障进行诊断，大大提高了诊断的准确性。

关键词：外部时钟源系统时钟信号主控制芯片复位引脚晶振信号控制芯片时钟信号硬件形式诊断引脚捕获时钟信号线捕获信号复位信号上升沿下降沿主节点申请传递监控

来源：评论

学校读者我要写书评

暂无评论

一种基于FPGA的低频时钟信号同步倍频的方法

一种基于FPGA的低频时钟信号同步倍频的方法

引用

作者：张蕊张筱南梁永涛张治功邱昕周崟灏冷永清 450000 河南省郑州市高新技术产业开发区长椿路6号西美大厦

本发明公开了一种基于FPGA的低频时钟信号同步倍频的方法，根据输入参考频率信号的频率进行降频处理，同时对本地系统时钟信号分别进行降频处理和倍频处理；对降频处理后的频率信号进行相差标定；相差值逐一存储至寄存器中；而后对存储... 详细信息

标准号: CN117555390A

本发明公开了一种基于FPGA的低频时钟信号同步倍频的方法，根据输入参考频率信号的频率进行降频处理，同时对本地系统时钟信号分别进行降频处理和倍频处理；对降频处理后的频率信号进行相差标定；相差值逐一存储至寄存器中；而后对存储的相差值进行窗口滤波，消除相差野点，并统计计算相差均值；最后根据控制参数及相差值及均值计算频率控制参数，基于本地系统时钟同时根据频率控制参数实时调整输出频率；本发明方法可对较低频率的输入时钟信号进行同步化倍频，输出的频率的精度和稳定度高，且范围可调，可有效降低硬件电路成本和复杂度。

关键词：降频频率控制参数倍频存储低频时钟信号输入参考频率系统时钟信号倍频处理均值计算控制参数频率信号实时调整输出频率输入时钟统计计算系统时钟硬件电路低频率复杂度寄存器同步化稳定度标定可调滤波输出

来源：评论

学校读者我要写书评

暂无评论

没有更多数据了...

全选清除本页清除全部题录导出标记到“检索档案”

共26页 << < 1 2 3 4 5 6 7 8 9 10 > >>

检索报告对象比较合并检索0

隐藏清空

合并搜索

回到顶部

执行限定条件

内容：

评分：

请选择保存的检索档案：

请选择收藏分类：

订阅名称：

通借通还

温馨提示：

图书名称：

借书校区：

取书校区：

手机号码：

邮箱地址：

一卡通帐号：

电话和邮箱必须正确填写，我们会与您联系确认。

联系人：

所在院系：

联系邮箱：

联系电话：

内蒙古自治区呼和浩特市赛罕区大学西街235号邮编: 010021

建议与咨询 留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

机构

作者

语言

请选择保存的检索档案： 新增检索档案 确定 取消

请选择收藏分类： 新增自定义分类 确定 取消

通借通还

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

请选择保存的检索档案：

请选择收藏分类：