检索结果-内蒙古大学图书馆

复旦学报（自然科学版） 2012年第1期51卷 63-70页

作者：邵海波马珂洁王伶俐复旦大学专用集成电路与系统国家重点实验室上海201203

为了降低FPGA互连结构的功耗,针对目前FPGA普遍采用的通用互连结构,提出了快速结构评估框架—FDPAef,建立了功耗延时积的逐级优化步骤.在新型的通用开关盒互连结构(GSB)基础上,使用该评估框架对各种结构参数进行评估和优化,得到一种低... 详细信息

为了降低FPGA互连结构的功耗,针对目前FPGA普遍采用的通用互连结构,提出了快速结构评估框架—FDPAef,建立了功耗延时积的逐级优化步骤.在新型的通用开关盒互连结构(GSB)基础上,使用该评估框架对各种结构参数进行评估和优化,得到一种低功耗的GSB结构.经过MCNC基准电路测试实验表明,相比传统的CB/SB互连结构,优化得到的GSB结构能够使FPGA功耗延时积下降9.9%,面积下降10.7%.

关键词：现场可编程门阵列通用开关盒结构评估框架互连结构功耗延时积

来源：评论

学校读者我要写书评

暂无评论

FPGA功耗评估和低功耗结构研究

FPGA功耗评估和低功耗结构研究

引用

作者：邵海波复旦大学

学位级别：硕士

随着集成电路工艺进入纳米尺寸，芯片功耗成为一个越来越重要的设计因素。根据最新的研究[1]表明，相对专用集成电路(ApplicationSpecificIntegratedCircuit，ASIC)，现场可编程门阵列器件(Field-ProgrammableGateArray，FPGA)实现相同... 详细信息

随着集成电路工艺进入纳米尺寸，芯片功耗成为一个越来越重要的设计因素。根据最新的研究[1]表明，相对专用集成电路(ApplicationSpecificIntegratedCircuit，ASIC)，现场可编程门阵列器件(Field-ProgrammableGateArray，FPGA)实现相同功能电路的动态功耗是其7～14倍，静态功耗是7-58倍。因此，这极大的限制了FPGA在移动设备，嵌入式领域等功耗严格的场合的应用。　　为了对FPGA进行准确的功耗评估，使得FPGA的结构设计人员，CAD流程开发人员和众多的应用开发人员更加深入的理解FPGA内部的功耗消耗，从而更有利于相关人员采用各种低功耗措施，本文在功耗模型及评估方面做了探索。在参考了学术界常用的功耗模型以及考虑了商用FPGA的电路复杂性，本文提出了一种结合开关级和宏单元的混合功耗模型，该模型针对复杂的FPGA内部逻辑单元，建立了基于跳表延时，输出负载和跳变状态三维的查找表，用于计算其动态功耗。对于互连/时钟线网，采用开关级的功耗模型。针对复旦大学的FDP3芯片，本文根据上述模型建立了精确的功耗库。　　此外，本文搭建了仿真验证平台。该平台读入线网文件，自动生成SPICE网表。并且设计了蒙特卡洛波形生成器，用于生成波形激励SPICE网表。本文根据10个电路SPICE网表仿真与评估软件的结果对比，表明上述模型的最大误差在36％以内，平均误差在17％。　　此外，为了探索更优的低功耗互连结构，本文采用多伦多大学的VPR软件，在通用开关盒的基础上，对FPGA的低功耗互连结构做了进一步的探索。为了获得芯片功耗延时积最低的互连结构，文本提出了快速、迭代的功耗评估框架，并使用该框架得出最优的开关互连功耗。实验结果表明，该结果比传统的CB/SB结构降低10％的功耗延时积以及10％的面积。

关键词： FPGA器件功耗评估互连结构结构评估框架专用集成电路

来源：评论

学校读者我要写书评

暂无评论

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案：

请选择收藏分类：

通借通还

建议与咨询 留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案： 新增检索档案 确定 取消

请选择收藏分类： 新增自定义分类 确定 取消

通借通还

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

请选择保存的检索档案：

请选择收藏分类：