咨询与建议

限定检索结果

文献类型

  • 1 篇 期刊文献

馆藏范围

  • 1 篇 电子文献
  • 0 种 纸本馆藏

日期分布

学科分类号

  • 1 篇 工学
    • 1 篇 电子科学与技术(可...

主题

  • 1 篇 抽象结构
  • 1 篇 验证能力
  • 1 篇 systemverilog
  • 1 篇 统一设计语言
  • 1 篇 soc
  • 1 篇 片上系统
  • 1 篇 设计建模

机构

  • 1 篇 湖南大学
  • 1 篇 中国科学院微电子...

作者

  • 1 篇 颜永红
  • 1 篇 陈杰
  • 1 篇 黎宝峰

语言

  • 1 篇 中文
检索条件"主题词=统一设计语言"
1 条 记 录,以下是1-10 订阅
排序:
适于SoC的统一设计语言SystemVerilog
收藏 引用
半导体技术 2003年 第12期28卷 25-29页
作者: 黎宝峰 陈杰 颜永红 湖南大学应用物理系 湖南长沙410082 中国科学院微电子中心 北京100029
顺应SoC的发展趋势,Accellera标准组织提议了统一设计语言SystemVerilog。本文主要讨论了SystemVerilog的特点、设计优势、现状和未来趋势等,并给出了些实例。SystemVerilog是C、C++、Superlog和Verilog的混合,它极大地扩展了抽... 详细信息
来源: 评论