检索结果-内蒙古大学图书馆

计算机辅助设计与图形学学报 2015年第1期27卷 184-191页

作者：崔小乐杨轩程作霖李崇仁北京大学深圳研究生院集成微系统科学工程与应用重点实验室深圳518055

针对逻辑电路动态老化试验的输入矢量优化问题,提出一种用于实现被测芯片的自加热能力的输入矢量优化选择方法.该方法采用转换故障模型,利用ATPG手段生成备选的输入矢量集合;为提高功耗权重计算的精确性,对不同类型的门电路在不同输入... 详细信息

针对逻辑电路动态老化试验的输入矢量优化问题,提出一种用于实现被测芯片的自加热能力的输入矢量优化选择方法.该方法采用转换故障模型,利用ATPG手段生成备选的输入矢量集合;为提高功耗权重计算的精确性,对不同类型的门电路在不同输入组合情况下的功耗权重进行了分析;根据逻辑仿真结果,引入功耗权重指标来描述在不同矢量组合输入条件下被测电路的功耗;以哈密尔顿回路为模型,采用遗传算法在功耗权重的引导下进行优化输入矢量序列的选取.在ISCAS’85基准电路上的实验数据表明,文中方法选取的输入矢量序列可在保持较高电路功耗的同时有效地减少电路中无跳变节点的数量,起到了功耗均匀化的效果.

关键词：老化试验自动测试矢量生成转换故障功耗权重

来源：评论

学校读者我要写书评

暂无评论

基于ATPG的逻辑电路老化试验输入矢量选择方法研究

基于ATPG的逻辑电路老化试验输入矢量选择方法研究

引用

作者：杨轩北京大学

学位级别：硕士

在过应力条件下开展的老化试验是控制产品质量的重要技术环节。对于集成电路产品，高温老化试验具有较高的筛选率，因此被工业界广泛采用，通常利用老化炉实施。然而这种基于老化炉的老化试验方法的能耗较高，故有必要寻找可以降低芯片... 详细信息

在过应力条件下开展的老化试验是控制产品质量的重要技术环节。对于集成电路产品，高温老化试验具有较高的筛选率，因此被工业界广泛采用，通常利用老化炉实施。然而这种基于老化炉的老化试验方法的能耗较高，故有必要寻找可以降低芯片老化试验能耗的方法，减小老化试验对老化炉的依赖。可以通过增加芯片功耗来降低老化试验对环境温度的要求，为此，需要在老化试验过程中施加合适的输入矢量，在保证芯片热安全的条件下激发更多的芯片功耗。\n 门电路的功耗大小受门的跳变情况、电路节点扇出大小、门的类型等多种因素影响，本文通过功耗仿真分析了这些因素与功耗的关系，并引入了功耗权重的概念，提高了矢量功耗评估的精确度。\n 本文分析了固定故障和转换故障的优缺点，指出基于固定故障生成的测试矢量便于分析矢量间跳变，易于得到最大功耗矢量对;基于转换故障的测试矢量集满足跳变分布均匀性的要求。\n 为了达到最大化功耗的目标，本文从固定故障测试矢量集中选取使被测电路功耗最大的矢量对。对ATPG生成的矢量进行故障模拟，判断部分节点的逻辑状态，再根据此逻辑状态和门功耗权重计算矢量对交替施加时的总功耗权重，选取功耗权重较大的矢量对进行逻辑仿真，得到精确的节点状态和矢量对功耗权重，并求出最大功耗矢量对。\n 为了同时保证被测电路跳变分布的均匀性和功耗最大化，本文对转换故障测试矢量进行排序。对ATPG生成的矢量进行逻辑仿真，计算出矢量对功耗权重，引入完全图模型，用遗传算法求得赋权有向完全图的最大哈密顿回路，进而得到目标矢量序列。\n 在ISCAS85基准电路上进行了实验，结果表明本文在合理的时间代价和功耗损失内，选取出了可使被测电路功耗最大化的矢量对，选取出了兼顾跳变分布性和功耗最大化的矢量序列。

关键词：老化试验自动测试矢量生成矢量选择功耗权重逻辑电路

来源：评论

学校读者我要写书评

暂无评论

基于布尔可满足性的逻辑电路等价性验证和测试生成技术研究

基于布尔可满足性的逻辑电路等价性验证和测试生成技术研究

引用

作者：郑飞君浙江大学

学位级别：博士

近些年在布尔可满足性（SAT）领域取得了较大进展,一系列基于DPLL框架的优化算法被提出,有效SAT解算器诸如zChaff等已可解决很大规模的SAT问题。SAT作为一个优秀引擎在EDA领域已广泛应用,本论文的主要方向就是探索如何有效地将SAT技术... 详细信息

近些年在布尔可满足性（SAT）领域取得了较大进展,一系列基于DPLL框架的优化算法被提出,有效SAT解算器诸如zChaff等已可解决很大规模的SAT问题。SAT作为一个优秀引擎在EDA领域已广泛应用,本论文的主要方向就是探索如何有效地将SAT技术应用于等价性验证和测试生成这两类重要问题中。下面概括本论文的主要研究方向和创新点: 1.基于输出分组和电路SAT的组合等价性验证技术。随着芯片设计规模日益庞大复杂,功能验证成为现阶段IC设计过程中的瓶颈环节,而传统模拟技术已很难满足现时集成电路设计的要求。作为模拟技术的补充,组合等价性验证工具在IC功能验证中使用已日益普遍。本文提出一种基于电路可满足性和输出分组技术的组合电路等价性验证算法。算法首先使用与非图结构哈希技术来简化验证任务。对那些具有较多输出的复杂电路,为共享结构信息从而提高验证速度,使用输出分组技术将那些共享较多内部结点的输出转化为一个子问题,从而验证问题可转化为一系列验证子问题。对每一个子问题,使用将电路SAT和BDD学习等技术结合的验证算法来解决。实验结果表明该类方法可有效用于解决大规模电路的验证问题。 2.结合不变量提取和时序SAT的时序等价性验证技术。应用组合等价性验证工具的重要的限制是两个待验证电路的触发器之间存在一一对应关系。然而对一个复杂设计,通常在调用综合工具时会进行重定时等时序优化,这些优化容易破坏综合前后设计触发器间对应关系。因此,验证这些类型设计就必须使用时序等价性验证技术。本文提出一种时序等价性验证框架:为探索验证任务间结构相似性,算法使用不变量提取引擎来提前识别电路中有效不变量;为减少不变量提取时的误判几率,提出了时间帧扩展和动态选择候选集两种优化策略,同时提出了不变量提取过程中的快速查找反例启发式方法。对使用不变量引擎后尚未解决任务,可进一步使用完整的时序SAT引擎来解决。从对部分ISCAS89电路和工业实例的实验结果表明,提出技术对验证复杂时序电路提供了一种可能方案。 3.基于改进联接电路模型的时序自动测试生成技术。面向时序电路的ATPG问题是EDA领域中具有高度计算复杂性问题之一,运行传统时序ATPG的观察发现大部分计算开销用于解决那些较难观测故障。针对使用传统SAT方法需要对每个故障构建一次联接电路的不足,本文中提出了可同时注入多个候选故障的电路模型。使用该改进模型的关键好处在于:（1）之前SAT求解过程中获得的有用信息可在测试其他故障时完全重用,这样可大大降低求解的计算开销;（2）当SAT求解结果显示为不可满足时,可以断定剩余所有故障是不可测试的,因此查找那些不可测故障仅仅是SAT求解的副产品。此外,将不变量提取、边界模型检验和时序SAT解算器结合并充分发挥各自引擎的优点,可进一步提高时序ATPG求解的效率。实验表明,该算法是一种有效的算法,尤其适用于测试那些常规方法无法解决的较难观测故障。 4.支持多故障和不同故障类型的诊断测试生成技术。时序ATPG的改进联接电路模型可扩展到诊断测试生成（DTPG）应用中,本文提出了一种基于SAT的DTPG技术。基于扩展的模型技术,可共享求解不同故障对DTPG时获得的学习信息来极大地改进DTPG搜索效率。进一步,可将该模型扩展应用于区分多故障、不同故障类型间的DTPG问题,这里故障包括静态和动态故障。为减少产生的诊断矢量数目,文中提出一种探索原始输入中无关值（don’t care）的诊断测试矢量压缩方法。将提出的DTPG技术与已有故障诊断结合起来,实验发现可以获得较好诊断精度和获得更多故障信息。

关键词：形式验证等价性验证二叉判决图可满足性问题不变量自动测试矢量生成故障诊断

来源：评论

学校读者我要写书评

暂无评论

一种可重构算子阵列结构的功耗评估方法

引用

微电子学 2015年第2期45卷 153-156,163页

作者：雍珊珊王新安谢峥曹颖北京大学深圳研究生院集成微系统科学工程与应用重点实验室深圳518055

介绍了一种面向新型FPGA结构—可重构算子阵列的功耗评估方法。分析了可重构算子阵列结构的功耗构成,同现有的功耗评估方法进行对比,提出基于最大功耗的评估策略。可重构算子和互连单元采用自动测试矢量生成(ATPG)方法计算最大功耗,互... 详细信息

介绍了一种面向新型FPGA结构—可重构算子阵列的功耗评估方法。分析了可重构算子阵列结构的功耗构成,同现有的功耗评估方法进行对比,提出基于最大功耗的评估策略。可重构算子和互连单元采用自动测试矢量生成(ATPG)方法计算最大功耗,互连线段的功耗则通过RC等效模型得到。将所有被使用的资源功耗相加,得到该设计所对应的最大功耗值,作为结构探索和在实际应用中阵列规模选取、布局布线优化的指导。

关键词：功耗评估可重构算子阵列自动测试矢量生成 FPGA

来源：评论

学校读者我要写书评

暂无评论

多攻击线引起的串扰时延故障的TPG

引用

微电子学与计算机 2008年第11期25卷 153-156页

作者：颜学龙梁晓琳尚玉玲桂林电子科技大学电子工程学院广西桂林541004 西安电子科技大学电路CAD研究所陕西西安710071

探讨了一种串扰时延最大化算法,并且利用被修改的FAN算法,生成测试矢量.对于一条敏化通路,利用被修改的FAN算法适当地激活相应的攻击线和受害线,使电路在最恶劣情况下引起最大通路时延,从而实现更有效的时延测试.利用了FAN算法的多路回... 详细信息

探讨了一种串扰时延最大化算法,并且利用被修改的FAN算法,生成测试矢量.对于一条敏化通路,利用被修改的FAN算法适当地激活相应的攻击线和受害线,使电路在最恶劣情况下引起最大通路时延,从而实现更有效的时延测试.利用了FAN算法的多路回退和回溯等主要特色,提高了测试生成算法的效率.实验结果表明,沿着任何临界通路传播的受害线相耦合的攻击线被适当地激活,并且可以对一定规模的电路的串扰时延故障进行测试矢量生成.

关键词：时延故障多攻击线自动测试矢量生成 FAN算法

来源：评论

学校读者我要写书评

暂无评论

基于电子设计交换格式的网表文件编译器的研究与实现

引用

计算机测量与控制 2013年第10期21卷 2862-2864页

作者：周晓亮黄新颜学龙桂林电子科技大学电子工程与自动化学院广西桂林541004

基于电子设计交换格式(Electronic Design Interchange Format)的网表文件编译器是边界扫描测试系统中自动测试矢量生成的基础,但目前该类编译器的开发报道很少,而且通用性和完备性方面存在不足;针对这些问题,设计了一款基于EDIF标准的... 详细信息

基于电子设计交换格式(Electronic Design Interchange Format)的网表文件编译器是边界扫描测试系统中自动测试矢量生成的基础,但目前该类编译器的开发报道很少,而且通用性和完备性方面存在不足;针对这些问题,设计了一款基于EDIF标准的网表文件编译器,该编译器能正确分析EDIF网表文件的词法,并能准确分析其语法结构,并进行适当的冲突处理和错误处理,能快速准确地提取被测电路的网络器件名、物理器件名、对应封装、属性、网络连接情况等,为自动测试矢量生成提供相应信息;该设计针对EDIF标准利用flex和bison工具开发词法分析器和语法分析器,并将结果集成到VS2008开发环境中,与传统的基于C++设计的编译器相比,该方法具有工作量小、设计精巧、功能强大的特点,且更易于修改和扩充。

关键词：自动测试矢量生成边界扫描网表编译 EDIF flex bison

来源：评论

学校读者我要写书评

暂无评论

一种可重构算子阵列结构APU及其功耗评估方法研究

一种可重构算子阵列结构APU及其功耗评估方法研究

引用

作者：张芳妮北京大学

学位级别：硕士

随着半导体工艺技术进步，FPGA迎来了空前繁荣的时代。然而，FPGA结构一直被Xilinx和Altera等少数几家国外公司通过大量专利垄断，对国内用户非常不利。同时，4G、云计算等新应用的发展对FPGA的速度、效率和功耗管理等提出了新要求，导... 详细信息

随着半导体工艺技术进步，FPGA迎来了空前繁荣的时代。然而，FPGA结构一直被Xilinx和Altera等少数几家国外公司通过大量专利垄断，对国内用户非常不利。同时，4G、云计算等新应用的发展对FPGA的速度、效率和功耗管理等提出了新要求，导致FPGA结构向多元化大粒度演变。因此，自主研发一种满足FPGA发展需求的新结构具有重要学术意义和应用价值。\n 本文提出一种可重构算子阵列结构APU。在硬件上提升单元粒度，以一种粒度更大且功能可配置的单元“可重构算子”替代现有FPGA的查找表;互连线类型由传统FPGA仅有的1bit线扩展为两种，一是行为一致的线组，位宽大于1bit，二是1bit独立线。在综合方法上提升设计输入语言抽象层次，扩展运算和数据类型。从而在速度、功耗、扩展性、设计效率上实现了很大的进步。同时，针对APU的低功耗分析，做了功耗评估方法研究。本文的主要工作如下:\n ***结构研究。1）设计了8类可重构算子，3层互连结构，配置链和时钟分布网络;2）设计实现了一个最小的APU，灵活、可扩展、易于映射、设计效率高，并且大量的运算、存储资源可满足数字信号处理等领域的应用需求;3）对APU规模扩展方案进行了讨论。\n ***功耗评估方法研究。1）基于自动测试矢量生成方法对可重构算子和可配置互连单元以及基于RC模型对互连线做最大功耗评估方法研究;2）提出功耗评估流程，用户可根据评估结果优化布局布线或算法以满足设计要求。该方法具有一定实用性和可扩展性。\n ***设计流程研究。从算法定义到前端综合器，再到后端布局布线器，用户可快速、高效地完成设计。

关键词：可重构算子阵列功耗评估自动测试矢量生成现场可编程门阵列

来源：评论

学校读者我要写书评

暂无评论

基于ATPG的老化测试方法研究

基于ATPG的老化测试方法研究

引用

作者：王超北京大学

学位级别：硕士

在半导体产业中良率和可靠性是影响成本和利润的两个关键因素,随着大规模集成电路进入深亚微米工艺,半导体芯片集成度不断增大,设计的系统越来越复杂,设计的性能要求也越来越高,与此同时,功耗也会越来越大。通常基于可靠性和良率的考虑... 详细信息

在半导体产业中良率和可靠性是影响成本和利润的两个关键因素,随着大规模集成电路进入深亚微米工艺,半导体芯片集成度不断增大,设计的系统越来越复杂,设计的性能要求也越来越高,与此同时,功耗也会越来越大。通常基于可靠性和良率的考虑,对于CMOS电路,需要控制功耗,因此低功耗成为集成电路设计重要的目标。然而本文合理利用集成电路节点跳变时产生的较高功耗,给待测电路提供一个高温老化测试环境,从而使其早期的故障尽早暴露,以达到剔除失效芯片的目的。　　本文提出一种基于ATPG(自动测试矢量生成)的新方法,利用单固定故障的靶向性,从而生成有效的高温老化矢量并施加给待测电路,引起尽可能多的内部节点跳变,使待测电路有较大且均匀的热量耗散。这种方法也能针对待测电路中某些易产生故障的关键节点实行老化测试,从而加速待测电路的老化,这样不仅节省了时间,也节省了传统高温老化炉的能耗,符合现今流行的绿色科技的精神。　　更进一步,这里产生的测试矢量,既可以用于产生高温的老化测试,也可以有较高的故障覆盖率,从而同时实行功能测试。对于现在普遍使用的基于边界扫描链结构的DFT设计电路,本文也提出一种新颖的结构,将前面产生的高温老化测试矢量合理的施加,从而对基于边界扫描结构电路进行老化测试。并且,本方法生成的测试矢量能较容易的用BIST结构来进行内建自测试。　　本文中的实验结果证明了所提出的方法在引起较高热量耗散以达到高温老化测试目的的有效性。

关键词：集成电路老化测试节点跳变功耗边界扫描链自动测试矢量生成

来源：评论

学校读者我要写书评

暂无评论

超大规模集成电路测试技术

引用

中国测试技术 2006年第6期32卷 117-120页

作者：朱莉林其伟华侨大学信息学院物理电子学系福建泉州362021

随着系统集成度与加工技术的飞速发展,超大规模集成电路测试已经成为一个越来越困难的问题。测试的理论与技术已经成为VLSI领域中的一个重要研究方向。本文较全面的介绍了各种VLSI测试方法,并分析了各自的特点。最后预计了VLSI测试技术... 详细信息

随着系统集成度与加工技术的飞速发展,超大规模集成电路测试已经成为一个越来越困难的问题。测试的理论与技术已经成为VLSI领域中的一个重要研究方向。本文较全面的介绍了各种VLSI测试方法,并分析了各自的特点。最后预计了VLSI测试技术的发展趋势。

关键词：测试生成算法自动测试矢量生成可测性设计内建自测试存储器测试静态功耗电流

来源：评论

学校读者我要写书评

暂无评论

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案：

请选择收藏分类：

通借通还

建议与咨询 留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案： 新增检索档案 确定 取消

请选择收藏分类： 新增自定义分类 确定 取消

通借通还

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

请选择保存的检索档案：

请选择收藏分类：