检索结果-内蒙古大学图书馆

您好，读者！请登录

内蒙古大学图书馆

首页
概况
党建
资源
服务
科研支持
- 论文收录引用证明
- 科技查新
知识产权
档案馆
帮助

咨询与建议

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

您的常用邮箱：*

您的手机号码：*

问题描述：

当前已输入0个字，您还可以输入200个字

全部搜索
期刊论文
图书
学位论文
标准
纸本馆藏
外文资源发现
数据库导航
超星发现

高级检索

时间限定

出版年份：

文献类型

图书期刊文献学位论文多媒体

馆藏选择

电子馆藏纸本馆藏

核心期刊

全部期刊 SCI 收录期刊 SSCI 收录期刊 EI 收录期刊 CSCD 收录期刊 CSSCI 收录期刊

语言

中文英文

文献类型

期刊文献图书学位论文标准纸本馆藏

帮助

文字说明：

T=题名（书名、题名），A=作者（责任者），K=主题词，P=出版物名称，PU=出版社名称，O=机构（作者单位、学位授予单位、专利申请人），L=中图分类号，C=学科分类号，U=全部字段，Y=年（出版发行年、学位年度、标准发布年）

检索规则说明：

AND代表“并且”；OR代表“或者”；NOT代表“不包含”；(注意必须大写,运算符两边需空一格)

检索范例：

范例一：(K=图书馆学 OR K=情报学) AND A=范并思 AND Y=1982-2016
范例二：P=计算机应用与软件 AND (U=C++ OR U=Basic) NOT K=Visual AND Y=2011-2016

分类表

所选分类

>> <<

限定检索结果

文献类型

21 篇 专利

馆藏范围

21 篇 电子文献
0 种 纸本馆藏

日期分布

机构

2 篇 东南大学
2 篇 上海华力微电子有...
2 篇 海力士半导体有限...
2 篇 维沃移动通信有限...
2 篇 地太科特电子制造...
2 篇 中电海康集团有限...
2 篇 北京知存科技有限...
2 篇 南京邮电大学
1 篇 瑞萨电子株式会社
1 篇 浙江驰拓科技有限...
1 篇 半导体元件工业有...
1 篇 三星电子株式会社
1 篇 长鑫存储技术有限...
1 篇 维沃移动通信有限...

作者

2 篇 沈荣辅
2 篇 李辉辉
2 篇 刘少鹏
2 篇 徐跃
2 篇 杨成成
2 篇 李鼎
2 篇 李斌
2 篇 戴强
2 篇 刘彤芳
2 篇 刘波
2 篇 吴恩德
2 篇 黄珊
2 篇 宋星慧
2 篇 蔡浩
2 篇 赵庭晨
2 篇 金建明
2 篇 罗瑞明
2 篇 王绍迪
2 篇 边中鉴
2 篇 洪小锋

语言

21 篇 中文

检索条件"主题词=行地址译码器"

共 21 条记录，以下是1-10 订阅

全选清除本页清除全部题录导出标记到"检索档案"

详细简洁

排序：

一种基于磁性随机存储器的存内二值化神经网络计算电路

一种基于磁性随机存储器的存内二值化神经网络计算电路

引用

作者：边中鉴宋星慧洪小锋蔡浩 211189 江苏省南京市江宁区东南大学路2号

本发明公开了一种基于磁性随机存储器的存内二值化神经网络计算电路，包括权重存储位元阵列、行地址译码器、字线WL驱动电路、列地址译码器、位线BL/源线SL驱动电路、灵敏放大器组、累加器组、寄存器组和计算阵列输入编码器。权重存储... 详细信息

标准号: CN113688984B

本发明公开了一种基于磁性随机存储器的存内二值化神经网络计算电路，包括权重存储位元阵列、行地址译码器、字线WL驱动电路、列地址译码器、位线BL/源线SL驱动电路、灵敏放大器组、累加器组、寄存器组和计算阵列输入编码器。权重存储位元包括四个晶体管和两个自旋磁隧道结，与电流型灵敏放大器一起工作完成存内同或运算，多组按位对齐的存储位元同时工作可以一步完成存内二值化神经网络卷积操作，电流型灵敏放大器CSA输出端接累加器，串行逐行工作可以完成二值神经网络全连接运算。由于MRAM自身具有非易失、极低待机功耗的特性，存内计算可克服“内存墙”数据传输延迟高，功耗大的困难，有效提升二值化神经网络的计算速度和能效。

关键词：灵敏放大器存储位元神经网络二值化驱动电路电流型权重磁性随机存储器列地址译码器神经网络计算数据传输延迟行地址译码器低待机功耗输入编码器磁隧道结寄存器组累加器组一步完成对齐非易失或运算累加器输出端晶体管功耗卷积能效位线源线逐行自旋字线内存运算电路

来源：评论

学校读者我要写书评

暂无评论

存储电路、存储芯片及存储器

存储电路、存储芯片及存储器

引用

作者：闫玉玲 230601 安徽省合肥市经济技术开发区空港工业园兴业大道388号

本公开提供一种存储电路、存储芯片及存储器，存储电路包括：行地址选通单元、行地址译码器、第一存储阵列和第二存储阵列；第一存储阵列和第二存储阵列位于行地址译码器的相对两侧，行地址选通单元和行地址译码器位于第一存储阵列的相... 详细信息

标准号: CN118335130A

本公开提供一种存储电路、存储芯片及存储器，存储电路包括：行地址选通单元、行地址译码器、第一存储阵列和第二存储阵列；第一存储阵列和第二存储阵列位于行地址译码器的相对两侧，行地址选通单元和行地址译码器位于第一存储阵列的相对两侧，行地址选通单元和行地址译码器的连线方向与第一存储阵列所在区域的目标金属层的走线方向相同；行地址选通单元和行地址译码器通过目标金属层连接。相较于行地址选通单元和行地址译码器的连线绕经列地址译码器所在区域，本公开通过第一存储阵列所在区域的目标金属层连接行地址选通单元和行地址译码器，可以节约走线长度，降低走线复杂度，节约列译码器所在区域的走线空间。

关键词：行地址译码器存储阵列选通单元行地址所在区域目标金属走线存储电路相对两侧连线列地址译码器存储芯片地址选通列译码器走线空间存储器复杂度连接行节约

来源：评论

学校读者我要写书评

暂无评论

半导体存储器器件及其测试方法

半导体存储器器件及其测试方法

引用

作者：奥田治之日本东京都

本公开的各实施例总体上涉及半导体存储器器件及其测试方法。一种半导体器件包括存储器单元、字线、行地址译码器、字线驱动器、第一开关晶体管和第二开关晶体管。开关晶体管设置在字线驱动器与电源电位端子之间。每个第二开关晶体管设... 详细信息

标准号: CN115966238A

本公开的各实施例总体上涉及半导体存储器器件及其测试方法。一种半导体器件包括存储器单元、字线、行地址译码器、字线驱动器、第一开关晶体管和第二开关晶体管。开关晶体管设置在字线驱动器与电源电位端子之间。每个第二开关晶体管设置在每个字线与参考电位端子之间。行地址译码器激活与共同执行老化测试的存储器单元相对应的所有译码信号。第一开关晶体管的驱动能力低于被包括在两个字线驱动器的反相器中的两个P沟道MOS晶体管的总驱动能力。每个第二开关晶体管的驱动能力低于被包括在每个字线驱动器的反相器中的N沟道MOS晶体管的驱动能力。

关键词：开关晶体管字线驱动器晶体管驱动能力行地址译码器存储器单元第一开关反相器字线半导体存储器器件参考电位端子半导体器件总驱动能力电源电位老化测试译码信号激活测试

来源：评论

学校读者我要写书评

暂无评论

存储器件

存储器件

引用

作者：白寅硕元福渊金暻旻金东建柳明植朴相昱李硕宰韩国京畿道

一种存储器件，包括：存储单元阵列、行地址译码器以及字线驱动电路，所述行地址译码器被配置为：生成多个主字线驱动信号和多个子字线驱动信号，基于奇信号被激活，通过以第一顺序输出所述多个子字线驱动信号来生成用于驱动目标字线的... 详细信息

标准号: CN115497535A

一种存储器件，包括：存储单元阵列、行地址译码器以及字线驱动电路，所述行地址译码器被配置为：生成多个主字线驱动信号和多个子字线驱动信号，基于奇信号被激活，通过以第一顺序输出所述多个子字线驱动信号来生成用于驱动目标字线的多个编码子字线驱动信号，其中，所述奇信号表示驱动奇数字线的主字线驱动信号被激活，以及基于偶信号被激活，通过以第二顺序输出所述多个子字线驱动信号来生成所述多个编码子字线驱动信号，其中，所述偶信号表示驱动偶数字线的主字线驱动信号被激活；所述字线驱动电路被配置为：以第一电压电平或第二电压电平来驱动所述目标字线。

关键词：驱动信号字线驱动信号主字线激活行地址译码器字线驱动电路电压电平信号表示数字线子字线驱动存储单元阵列输出存储器件驱动目标目标字配置字线

来源：评论

学校读者我要写书评

暂无评论

一种CMOS像素寻址模块和方法

一种CMOS像素寻址模块和方法

引用

作者：刘彤芳吴恩德 100176 北京市大兴区北京经济技术开发区凉水河二街8号院9号楼1层、2层

本申请实施例公开了一种CMOS像素寻址模块和方法，该CMOS像素寻址模块与CMOS像素阵列结构相连；CMOS像素阵列结构包括：多个CMOS像素阵列块；CMOS像素寻址模块包括：地址控制模块和均与地址控制模块相连的多个行地址译码器；地址控制模... 详细信息

标准号: CN113965705A

本申请实施例公开了一种CMOS像素寻址模块和方法，该CMOS像素寻址模块与CMOS像素阵列结构相连；CMOS像素阵列结构包括：多个CMOS像素阵列块；CMOS像素寻址模块包括：地址控制模块和均与地址控制模块相连的多个行地址译码器；地址控制模块与每个CMOS像素阵列块相连；每个CMOS像素阵列块分别对应一个行地址译码器，并与相对应的行地址译码器相连接。通过该实施例方案，实现了分块直接寻址，提高了寻址速度，提高了整体的良率和可靠性。

关键词：地址控制模块行地址译码器寻址模块直接寻址分块良率寻址申请

来源：评论

学校读者我要写书评

暂无评论

一种CMOS像素寻址模块和平板探测器

一种CMOS像素寻址模块和平板探测器

引用

作者：刘彤芳吴恩德 100176 北京市大兴区北京经济技术开发区凉水河二街8号院9号楼1层、2层

本实用新型实施例公开了一种CMOS像素寻址模块和平板探测器，该CMOS像素寻址模块包括：地址控制模块和与所述地址控制模块相连的多个行地址译码器；地址控制模块与互补金属氧化物半导体CMOS像素阵列结构中的多个CMOS像素阵列块相连；多... 详细信息

标准号: CN216122646U

本实用新型实施例公开了一种CMOS像素寻址模块和平板探测器，该CMOS像素寻址模块包括：地址控制模块和与所述地址控制模块相连的多个行地址译码器；地址控制模块与互补金属氧化物半导体CMOS像素阵列结构中的多个CMOS像素阵列块相连；多个CMOS像素阵列块纵向排列，每个CMOS像素阵列块中每行的像素地址相同，每列的像素地址依次增加；每个CMOS像素阵列块分别对应一个行地址译码器，并与相对应的行地址译码器相连接。通过该实施例方案，实现了分块直接寻址，提高了寻址速度，提高了整体的良率和可靠性。

关键词：地址控制模块行地址译码器像素地址寻址模块互补金属氧化物半导体本实用新型直接寻址纵向排列探测器分块良率寻址

来源：评论

学校读者我要写书评

暂无评论

一种基于磁性随机存储器的存内二值化神经网络计算电路

一种基于磁性随机存储器的存内二值化神经网络计算电路

引用

作者：边中鉴宋星慧洪小锋蔡浩 211189 江苏省南京市江宁区东南大学路2号

标准号: CN113688984A

来源：评论

学校读者我要写书评

暂无评论

一种可调节工作频率的存储器及其调节方法

一种可调节工作频率的存储器及其调节方法

引用

作者：李辉辉孟皓刘少鹏戴强杨成成刘波 311121 浙江省杭州市余杭区文一西路1500号1幢311

本发明公开了一种可调节工作频率的存储器及其调节方法，所述存储器包括具备至少两种工作频率的存储介质、选择电路、控制电路、行地址译码器和列地址译码器，所述存储介质由至少两个具备不同工作频率的物理存储区域集成在同一个芯片上... 详细信息

标准号: CN107767895B

本发明公开了一种可调节工作频率的存储器及其调节方法，所述存储器包括具备至少两种工作频率的存储介质、选择电路、控制电路、行地址译码器和列地址译码器，所述存储介质由至少两个具备不同工作频率的物理存储区域集成在同一个芯片上构成，所述选择电路在参考时钟周期内对系统工作时钟周期进行计数，根据计数结果输出频率选择信号；控制电路接收所述选择电路输出的频率选择信号，输出相应的地址选择信号；地址选择信号经过行地址译码器和列地址译码器，从而选择对应的行地址和列地址。本发明能够提升计算系统整体性能、降低动态能耗并提升数据的可靠性和稳定性。

关键词：工作频率选择电路地址选择信号列地址译码器行地址译码器存储器存储介质控制电路参考时钟周期频率选择信号物理存储区域系统工作时钟动态能耗计数结果计算系统输出频率选择信号输出可调节列地址行地址芯片

来源：评论

学校读者我要写书评

暂无评论

一种存算一体芯片以及提高存算一体芯片良率的方法

一种存算一体芯片以及提高存算一体芯片良率的方法

引用

作者：王绍迪 100083 北京市海淀区学院路35号世宁大厦1416

本发明提供一种存算一体芯片以及提高存算一体芯片良率的方法，该存算一体芯片包括闪存处理阵列、地址重映射模块及其连接的地址信号缓冲模块、行地址译码器和列地址译码器；该闪存处理阵列包括：闪存单元阵列以及冗余闪存单元阵列；该... 详细信息

标准号: CN111611112A

本发明提供一种存算一体芯片以及提高存算一体芯片良率的方法，该存算一体芯片包括闪存处理阵列、地址重映射模块及其连接的地址信号缓冲模块、行地址译码器和列地址译码器；该闪存处理阵列包括：闪存单元阵列以及冗余闪存单元阵列；该地址重映射模块接收输入地址信号，并在输入地址中检测到坏元地址时进行地址重映射，产生重映射之后的地址信号并输至该行地址译码器和该列地址译码器，从而利用冗余闪存单元阵列的地址替换该坏元地址，即：通过设置冗余闪存单元阵列，利用冗余闪存单元阵列的地址替换坏元地址，进而在实际工作时，用冗余闪存单元所在行和所在列替换坏元所在行和所在列，使存算一体芯片正常工作，提高芯片良率。

关键词：闪存单元阵列冗余重映射芯片列地址译码器地址替换地址信号输入地址良率闪存行地址译码器地址译码器缓冲模块模块接收闪存单元替换检测

来源：评论

学校读者我要写书评

暂无评论

一种针对高密度SPAD阵列级模拟信号的读出电路和读出方法

一种针对高密度SPAD阵列级模拟信号的读出电路和读出方法

引用

作者：徐跃罗瑞明李斌李鼎赵庭晨 210023 江苏省南京市栖霞区文苑路9号

本发明公开了一种针对高密度SPAD阵列级模拟信号的读出电路和读出方法。电路包含格雷码发生器、3‑8地址译码器、行地址译码器、行局部复位控制电路、多路选择器、相关双采样、模数转换器、时钟和若干像素单元。格雷码发生器为行地址译... 详细信息

标准号: CN106657829B

本发明公开了一种针对高密度SPAD阵列级模拟信号的读出电路和读出方法。电路包含格雷码发生器、3‑8地址译码器、行地址译码器、行局部复位控制电路、多路选择器、相关双采样、模数转换器、时钟和若干像素单元。格雷码发生器为行地址译码器、3‑8地址译码器、多路选择器提供计数信号，行地址译码器通过格雷码控制，输出选通某一行并对其进行操作，全局复位信号、局部复位信号和行地址译码器输出端接在行局部复位控制电路。多路选择器将其输入的8列信号依次选择输出到相关双采样电路，由格雷码发生器提供3位的选通信号，在读出时与多路选择器接相同的控制信号，与行局部复位控制电路配合可以进行局部复位。本发明可以大大减小芯片面积，可以降低噪声。

关键词：行地址译码器多路选择器格雷码复位控制电路发生器地址译码器读出局部复位信号全局复位信号模数转换器双采样电路读出电路计数信号降低噪声控制信号模拟信号输出选通像素单元选通信号依次选择输出端双采样复位减小电路芯片输出配合

来源：评论

学校读者我要写书评

暂无评论

没有更多数据了...

全选清除本页清除全部题录导出标记到“检索档案”

共3页 << < 1 2 3 > >>

检索报告对象比较合并检索0

隐藏清空

合并搜索

回到顶部

执行限定条件

内容：

评分：

请选择保存的检索档案：

请选择收藏分类：

订阅名称：

通借通还

温馨提示：

图书名称：

借书校区：

取书校区：

手机号码：

邮箱地址：

一卡通帐号：

电话和邮箱必须正确填写，我们会与您联系确认。

联系人：

所在院系：

联系邮箱：

联系电话：

内蒙古自治区呼和浩特市赛罕区大学西街235号邮编: 010021

建议与咨询 留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

机构

作者

语言

请选择保存的检索档案： 新增检索档案 确定 取消

请选择收藏分类： 新增自定义分类 确定 取消

通借通还

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

请选择保存的检索档案：

请选择收藏分类：