检索结果-内蒙古大学图书馆

您好，读者！请登录

内蒙古大学图书馆

首页
概况
党建
资源
服务
科研支持
- 论文收录引用证明
- 科技查新
知识产权
档案馆
帮助

咨询与建议

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

您的常用邮箱：*

您的手机号码：*

问题描述：

当前已输入0个字，您还可以输入200个字

全部搜索
期刊论文
图书
学位论文
标准
纸本馆藏
外文资源发现
数据库导航
超星发现

高级检索

时间限定

出版年份：

文献类型

图书期刊文献学位论文多媒体

馆藏选择

电子馆藏纸本馆藏

核心期刊

全部期刊 SCI 收录期刊 SSCI 收录期刊 EI 收录期刊 CSCD 收录期刊 CSSCI 收录期刊

语言

中文英文

文献类型

期刊文献图书学位论文标准纸本馆藏

帮助

文字说明：

T=题名（书名、题名），A=作者（责任者），K=主题词，P=出版物名称，PU=出版社名称，O=机构（作者单位、学位授予单位、专利申请人），L=中图分类号，C=学科分类号，U=全部字段，Y=年（出版发行年、学位年度、标准发布年）

检索规则说明：

AND代表“并且”；OR代表“或者”；NOT代表“不包含”；(注意必须大写,运算符两边需空一格)

检索范例：

范例一：(K=图书馆学 OR K=情报学) AND A=范并思 AND Y=1982-2016
范例二：P=计算机应用与软件 AND (U=C++ OR U=Basic) NOT K=Visual AND Y=2011-2016

分类表

所选分类

>> <<

限定检索结果

文献类型

32 篇 专利

馆藏范围

32 篇 电子文献
0 种 纸本馆藏

日期分布

机构

8 篇 展讯通信有限公司
7 篇 天津国芯科技有限...
2 篇 合芯科技有限公司
2 篇 南京芯驰半导体科...
2 篇 西安紫光国芯半导...
2 篇 海光信息技术股份...
2 篇 中芯国际集成电路...
2 篇 珠海妙存科技有限...
2 篇 山东华翼微电子技...
2 篇 北京市合芯数字科...
1 篇 三星电子株式会社
1 篇 郑州云海信息技术...
1 篇 长鑫存储技术有限...

作者

7 篇 郑茳
7 篇 肖佐楠
6 篇 王林
6 篇 徐柯
6 篇 陈根华
4 篇 兰光洋
2 篇 李向宏
2 篇 刘斌
2 篇 张力航
2 篇 刘金陈
2 篇 顾昌山
2 篇 孙燃
2 篇 陈双文
2 篇 姚其爽
2 篇 徐灿
2 篇 马亚奇
2 篇 姬茹茹
2 篇 王勇
2 篇 曾为民
2 篇 方伟

语言

32 篇 中文

检索条件"主题词=读数据信号"

共 32 条记录，以下是11-20 订阅

全选清除本页清除全部题录导出标记到"检索档案"

详细简洁

排序：

静态随机存储器的读数据控制装置、控制方法及电子设备

静态随机存储器的读数据控制装置、控制方法及电子设备

引用

作者：王子羽姚其爽孙燃 300450 天津市滨海新区华苑产业区海泰西路18号北2-204工业孵化-3-8

本申请提供一种静态随机存储器的读数据控制装置、控制方法及电子设备。该装置包括灵敏放大器、锁存器和数据读出时序控制管；灵敏放大器的输入端与SRAM的存储单元的位线通过位选择传输管连接，灵敏放大器的输出端与锁存器的输入端连接... 详细信息

标准号: CN112259135B

本申请提供一种静态随机存储器的读数据控制装置、控制方法及电子设备。该装置包括灵敏放大器、锁存器和数据读出时序控制管；灵敏放大器的输入端与SRAM的存储单元的位线通过位选择传输管连接，灵敏放大器的输出端与锁存器的输入端连接；灵敏放大器用于将从SRAM的存储单元读出的数据信号进行放大，并将放大后的数据信号输入锁存器中；数据读出时序控制管与灵敏放大器的使能端和锁存器连接，用于控制读数据信号输出的时序；锁存器用于将放大后的数据信号进行锁存并根据时序输出读数据信号。本申请通过利用灵敏放大器的使能端控制数据时序控制管的通断，实现对读数据信号输出的时序的控制，进而使得读数据信号输出的时序与时钟信号的时序一致。

关键词：灵敏放大器读数据信号时序锁存器时序控制数据信号读出放大存储单元使能输出静态随机存储器输入端连接输入锁存器电子设备控制数据控制装置时序输出时钟信号传输管读数据输出端输入端位选择锁存通断位线申请

来源：评论

学校读者我要写书评

暂无评论

静态随机存储器的读数据控制装置、控制方法及电子设备

静态随机存储器的读数据控制装置、控制方法及电子设备

引用

作者：王子羽姚其爽孙燃 100082 北京市海淀区天津华苑产业区海泰西路18号北2-204工业孵化-3-8

标准号: CN112259135A

来源：评论

学校读者我要写书评

暂无评论

SRAM时序测试电路及测试方法

SRAM时序测试电路及测试方法

引用

作者：陈根华徐柯王林 201203 上海市浦东新区张江高科技园区祖冲之路2288弄展讯中心1号楼

本发明实施例提供一种SRAM时序测试电路及测试方法。其中，SRAM时序测试电路双端口SRAM存储单元和测试电路单元，测试电路单元包括第一模式切换电路，其两个输入端分别与两个读数据信号输出端连接，一个输入端接收到的数据信号的翻转的... 详细信息

标准号: CN111341376A

本发明实施例提供一种SRAM时序测试电路及测试方法。其中，SRAM时序测试电路双端口SRAM存储单元和测试电路单元，测试电路单元包括第一模式切换电路，其两个输入端分别与两个读数据信号输出端连接，一个输入端接收到的数据信号的翻转的时刻与另一个输入端接收到的数据信号的翻转的时刻不同；边沿信号触发电路的输入端与第一模式切换电路的输出端连接；第二模式切换电路的输入端与边沿信号触发电路的输出端连接，两个输出端分别与两个时钟信号输入端相连；第一模式切换电路还设置有第一使能端，第二模式切换电路具有第二使能端。从而利用双端口SRAM具有两个读数据信号输出端口的特点产生边沿触发信号，实现对Tcq的测量。

关键词：模式切换电路输入端输出端连接测试电路单元时序测试电路读数据信号双端口SRAM 边沿信号触发电路数据信号翻转使能时钟信号输入端边沿触发存储单元输出端口输出端测量测试

来源：评论

学校读者我要写书评

暂无评论

一种片上存储器在线故障诊断系统及方法

一种片上存储器在线故障诊断系统及方法

引用

作者：张力航仇雨菁 210000 江苏省南京市江北新区星火路17号创智大厦B座610室

一种片上存储器在线故障诊断系统，包括，存储访问控制器、数据备份控制器、地址解析器、交织器、静态存储器测试器，以及片内存储器，其中，所述存储访问控制器，其将接收的系统请求转换为所需的地址信号、写数据信号、读写控制信号以... 详细信息

标准号: CN111833961A

一种片上存储器在线故障诊断系统，包括，存储访问控制器、数据备份控制器、地址解析器、交织器、静态存储器测试器，以及片内存储器，其中，所述存储访问控制器，其将接收的系统请求转换为所需的地址信号、写数据信号、读写控制信号以及读数据信号；所述数据备份控制器，其将需要备份的存储器分组的内容备份到冗余分组；所述地址解析器，其将所述存储访问控制器的访问请求分发到存储器逻辑分组；所述交织器，其将对存储器逻辑分组的访问请求映射到存储器物理分组；所述静态存储器测试器，其对所述片内存储器进行周期性测试；所述片内存储器，其用于数据的存储和读取。提高了片上存储器的故障诊断覆盖率，而且不牺牲系统的可用性和性能。

关键词：存储访问控制器片内存储器分组存储器逻辑地址解析器静态存储器片上存储器访问请求数据备份控制器测试器交织器在线故障诊断系统读取读写控制信号存储器物理读数据信号写数据信号周期性测试存储器可用性地址信号故障诊断内容备份冗余分组系统请求备份映射分发存储覆盖率转换

来源：评论

学校读者我要写书评

暂无评论

SRAM时序测试电路、方法和存储器

SRAM时序测试电路、方法和存储器

引用

作者：徐柯王林陈根华 201203 上海市浦东新区张江高科技园区祖冲之路2288弄展讯中心1号楼

本申请实施例提供一种SRAM时序测试电路、方法和存储器。SRAM时序测试电路包括第一模式切换电路和第二模式切换电路，在SRAM时序测试电路测量SRAM存储单元的数据读取时间时，利用SRAM存储单元的读数据信号输出端在连续输出“0”时产生... 详细信息

标准号: CN111312323A

本申请实施例提供一种SRAM时序测试电路、方法和存储器。SRAM时序测试电路包括第一模式切换电路和第二模式切换电路，在SRAM时序测试电路测量SRAM存储单元的数据读取时间时，利用SRAM存储单元的读数据信号输出端在连续输出“0”时产生的短时脉冲干扰现象，使读时钟信号输入端每隔一段时间就产生一个上升沿，从而使读数据信号输出端可以持续输出。SRAM存储单元和SRAM时序测试电路的组合可以产生稳定的可测量的振荡输出，SRAM时序测试电路可以单独产生稳定的可测量的振荡输出，从而根据两次振荡输出获得数据读取时间。

关键词：时序测试电路振荡输出模式切换电路读数据信号数据读取可测量输出端短时脉冲干扰读时钟信号存储器输出上升沿输入端测量申请

来源：评论

学校读者我要写书评

暂无评论

SRAM时序测试电路、方法和存储器

SRAM时序测试电路、方法和存储器

引用

作者：徐柯王林陈根华 201203 上海市浦东新区张江高科技园区祖冲之路2288弄展讯中心1号楼

本申请实施例提供一种SRAM时序测试电路、方法和存储器。其中，SRAM时序测试电路包括第一模式切换电路、测试模式选择电路和第二模式切换电路，在SRAM时序测试电路测量双端口SRAM存储单元的数据读取时间时，利用双端口SRAM存储单元的读... 详细信息

标准号: CN111383702A

本申请实施例提供一种SRAM时序测试电路、方法和存储器。其中，SRAM时序测试电路包括第一模式切换电路、测试模式选择电路和第二模式切换电路，在SRAM时序测试电路测量双端口SRAM存储单元的数据读取时间时，利用双端口SRAM存储单元的读数据信号输出端在连续输出“0”时产生的短时脉冲干扰现象，使读时钟信号输入端每隔一段时间就产生一个上升沿，从而使读数据信号输出端可以持续输出，这样，双端口SRAM存储单元和SRAM时序测试电路的组合可以产生稳定的可测量的振荡输出，并且，SRAM时序测试电路可以单独产生稳定的可测量的振荡输出，从而根据两次振荡输出获得数据读取时间。

关键词：时序测试电路双端口SRAM 存储单元振荡输出模式切换电路读数据信号数据读取可测量输出端测试模式选择短时脉冲干扰读时钟信号存储器输出上升沿输入端电路测量申请

来源：评论

学校读者我要写书评

暂无评论

一种高效低功耗的EEPROM灵敏读放电路及其工作方法

一种高效低功耗的EEPROM灵敏读放电路及其工作方法

引用

作者：徐灿曾为民李向宏 250000 山东省济南市高新区新泺大街1768号齐鲁软件园大厦B座B-302室

一种高效低功耗的EEPROM灵敏读放电路，包括读放电流源Is_rd、读数据信号enb_rd、BL位线和输出端，还包括共栅电路模块和传输门电路模块；所述共栅电路模块包括两个并联的共源极单级放大器：N沟道MOS管NM1和P沟道MOS管PM8；所述传输门... 详细信息

标准号: CN110136765B

一种高效低功耗的EEPROM灵敏读放电路，包括读放电流源Is_rd、读数据信号enb_rd、BL位线和输出端，还包括共栅电路模块和传输门电路模块；所述共栅电路模块包括两个并联的共源极单级放大器：N沟道MOS管NM1和P沟道MOS管PM8；所述传输门电路模块包括在读电流通路上串联的P沟道MOS管PM9和N沟道MOS管NM0。本发明从功耗、芯片面积、读数据速度全方面考虑，不使用带隙基准、电压比较器等复杂电路的情况下，极大提高EEPROM的产品性能，并能优化产品，降低功耗，相应节省面积，降低成本，显著提高产品在市场上的竞争力。

关键词：传输门电路电路模块共栅单级放大器电压比较器读数据信号产品性能带隙基准电流通路复杂电路降低功耗低功耗电流源读数据共源极输出端并联放电功耗位线串联灵敏芯片优化

来源：评论

学校读者我要写书评

暂无评论

一种基于APB总线和OPB总线的转换装置

一种基于APB总线和OPB总线的转换装置

引用

作者：兰光洋郑茳肖佐楠 300457 天津市滨海新区开发区第四大街80号天大科技园软件大厦北楼306室

本发明提供了一种基于APB总线和OPB总线的转换装置，包括:选中信号产生装置，通过接收来自APB总线上的地址，来判断是否产生输出给OPB总线上的片选信号；APB总线转换装置，用于将接收到的APB总线请求的地址信号、读/写控制信号、字节使... 详细信息

标准号: CN105512072B

本发明提供了一种基于APB总线和OPB总线的转换装置，包括:选中信号产生装置，通过接收来自APB总线上的地址，来判断是否产生输出给OPB总线上的片选信号；APB总线转换装置，用于将接收到的APB总线请求的地址信号、读/写控制信号、字节使能信号和写数据信号等转换为符合OPB总线协议的地址信号、读/写控制信号、字节使能信号和写数据信号；OPB总线转换装置，用于将接收到的OPB总线协议的响应、重发、错误和读数据信号转换为符合APB总线协议的应答信号和读数据信号。本发明可以将APB总线标准通过本发明提供的转换装置转换为OPB总线标准。这样就可以轻松的将一个OPB总线的IP集成到一个APB总线的系统中，增强的IP模块的复用性，加快了系统设计、集成的速度。

关键词：转换装置读/写控制信号读数据信号写数据信号地址信号使能信号转换产生装置片选信号系统设计选中信号应答信号复用性重发输出响应

来源：评论

学校读者我要写书评

暂无评论

SRAM访问时间的测试电路与测试方法

SRAM访问时间的测试电路与测试方法

引用

作者：陈双文郝旭丹方伟 201203 上海市浦东新区张江路18号

本申请提供了一种SRAM访问时间的测试电路与测试方法。该测试电路包括：SRAM存储器、预置输出电路、附加测试电路与第一模式切换电路，SRAM存储器包括第一时钟信号输入端和读数据信号输出端；预置输出电路包括第二时钟信号输入端，第二... 详细信息

标准号: CN106158044B

本申请提供了一种SRAM访问时间的测试电路与测试方法。该测试电路包括：SRAM存储器、预置输出电路、附加测试电路与第一模式切换电路，SRAM存储器包括第一时钟信号输入端和读数据信号输出端；预置输出电路包括第二时钟信号输入端，第二时钟信号输入端与第一时钟信号输入端相连接；附加测试电路的第一端与第二时钟信号输入端相连接；第一模式切换电路的第一输入端与读数据信号输出端相连接，第二输入端与第二时钟信号输入端、第一时钟信号输入端均相连接，输出端与附加测试电路的第二端相连接，其中，第一模式切换电路包括使能信号端。该测试电路通过对参考周期与时实周期做差就可以准确获取SRAM的访问时间。

关键词：测试电路时钟信号输入端模式切换电路时钟信号输入读数据信号输出电路存储器输出端输入端预置参考周期使能信号第一端访问测试输出申请

来源：评论

学校读者我要写书评

暂无评论

一种检测总线延时的方法

一种检测总线延时的方法

引用

作者：谢克文 201203 上海市浦东新区张江高科技园区祖冲之路2288弄展讯中心1号楼

本发明公开了一种检测总线延时的方法，属于数据传输总线技术领域；方法包括写延时检测过程和读延时检测过程。写延时检测过程包括：步骤A1，检测写地址信号和写响应信号，并处理得到写延时值；步骤A2，检测写突发信号，并处理得到写吞... 详细信息

标准号: CN106326045B

本发明公开了一种检测总线延时的方法，属于数据传输总线技术领域；方法包括写延时检测过程和读延时检测过程。写延时检测过程包括：步骤A1，检测写地址信号和写响应信号，并处理得到写延时值；步骤A2，检测写突发信号，并处理得到写吞吐率计数值；步骤A3，根据写延时判断值和写吞吐率计数值计算得到每字节写延时值并输出，随后退出；读延时检测过程包括：步骤B1，检测读地址信号以及读数据信号，并处理得到读延时值；步骤B2，检测读突发信号，并处理得到读吞吐率计数值；步骤B3，根据读延时判断值和读吞吐率计数值计算得到每字节读延时值并输出，随后退出。上述技术方案的有益效果是：简化检测延时的计算过程，减少检测延时的计算量。

关键词：延时检测吞吐率检测数值计算突发信号延时判断延时数据传输总线读地址信号读数据信号写地址信号计算过程检测延时简化检测响应信号输出总线计算量种检测退出

来源：评论

学校读者我要写书评

暂无评论

没有更多数据了...

全选清除本页清除全部题录导出标记到“检索档案”

共4页 << < 1 2 3 4 > >>

检索报告对象比较合并检索0

隐藏清空

合并搜索

回到顶部

执行限定条件

内容：

评分：

请选择保存的检索档案：

请选择收藏分类：

订阅名称：

通借通还

温馨提示：

图书名称：

借书校区：

取书校区：

手机号码：

邮箱地址：

一卡通帐号：

电话和邮箱必须正确填写，我们会与您联系确认。

联系人：

所在院系：

联系邮箱：

联系电话：

内蒙古自治区呼和浩特市赛罕区大学西街235号邮编: 010021

建议与咨询 留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

机构

作者

语言

请选择保存的检索档案： 新增检索档案 确定 取消

请选择收藏分类： 新增自定义分类 确定 取消

通借通还

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

请选择保存的检索档案：

请选择收藏分类：