检索结果-内蒙古大学图书馆

科技信息 2014年第4期 155-155页

作者：朱国辉天津工业大学计算机科学与软件学院

基于FPGA的软硬件混合系统中,对设计度量进行快速准确的评估是软硬件协同设计时最关键的部分。但是,使用传统的逻辑综合工具获得设计度量值需要耗费大量的时间,阻碍了设计空间的快速探索。本文介绍了一种对硬件面积进行快速评估的技术,... 详细信息

基于FPGA的软硬件混合系统中,对设计度量进行快速准确的评估是软硬件协同设计时最关键的部分。但是,使用传统的逻辑综合工具获得设计度量值需要耗费大量的时间,阻碍了设计空间的快速探索。本文介绍了一种对硬件面积进行快速评估的技术,对于一个给定的将在FPGA上实现的C程序,可以在较短的时间内获得所有函数的硬件面积设计度量值;所提评估技术依赖于一款开源的高级综合工具LegUp。对于给定的Chstone基准测试程序,在评估过程中考虑了硬件功能单元共享以及信号位宽优化所带来的影响,实验结果表明,在Altera Cyclone II和Stratix IV FPGA上,其评估误差都低于10%,精确度提高了大约2倍。

关键词： FPGA 软硬件协同设计设计度量高级综合硬件绑定

来源：评论

学校读者我要写书评

暂无评论

BP雷达成像算法并行化研究

BP雷达成像算法并行化研究

引用

作者：谢林南京大学

学位级别：硕士

雷达成像已经逐渐成为了雷达技术发展的主要趋势,它拥有全天时、全天候、远距离以及高分辨率成像等优点。BP成像算法是基于时域处理的一种精确的雷达成像算法,是一种逐点成像的雷达算法。对于不同波段不同模式,BP算法能够根据分辨率的... 详细信息

雷达成像已经逐渐成为了雷达技术发展的主要趋势,它拥有全天时、全天候、远距离以及高分辨率成像等优点。BP成像算法是基于时域处理的一种精确的雷达成像算法,是一种逐点成像的雷达算法。对于不同波段不同模式,BP算法能够根据分辨率的要求人为的设定地面像素网格点。它计算每一个像素到每一个天线位置之间的距离,沿着每一个散射点轨迹进行时域的相干叠加,从而实现了高分辨率成像。虽然BP成像算法具有以上众多优点,但是该算法的最大缺点就是计算量极大,计算效率很低。基于算法的这些特征,传统的DSP处理器芯片不管是从功能方面或者是从性能方面都不能够满足这样的高复杂度运算的运算需求。因此采用并行处理的方法,是能够实现实时成像的必经之路,即多个处理器核同时运算来完成工作任务,还有就是从算法层面来改进雷达成像算法以使算法实现的效率得到提高。然而,在新的硬件平台上探究合理的并行化处理方法,对应用的特征和需求分析便是硬件架构和功能设计的最重要的依据。本文详细描述了BP雷达成像算法的算法流程分析,并对算法进行了可行的优化,使算法的执行时间缩短了40%。详细分析了算法的运算量,并对算法进行了并行化粒度的分析。然后,分析了基于多FPGA的雷达成像算法演示系统的设计是如何来满足BP雷达成像算法的应用特征和需求的。从软硬件协同设计和仿真的角度出发,根据BP雷达成像算法的特点提出一种并行化方案,并具体描述详细的并行化实施方法。再在多FPGA演示系统上,用实验结果来证明该并行化方法的合理性和数据处理过程的完整性、准确性,将原算法成像和演示系统成像进行对比,相似度达到99.7%。最后,总结全文,并进行了大矩阵BP算法成像的可行性分析。

关键词： BP雷达成像算法并行化方法 FPGA演示系统多核系统软硬件协同设计

来源：评论

学校读者我要写书评

暂无评论

基于SOPC嵌入式实时操作系统的应用设计

基于SOPC嵌入式实时操作系统的应用设计

引用

作者：尧征东华理工大学

学位级别：硕士

从上个世纪七十年代至今，嵌入式操作系统经历了三个发展阶段：1、单芯片可编程控制器;2、嵌入式CPU结合简单操作系统;3、专用嵌入式操作系统[1]。然而随着FPGA（Field Programmable Gate Array）现场可编程逻辑门阵列技术逐步提高以及... 详细信息

从上个世纪七十年代至今，嵌入式操作系统经历了三个发展阶段：1、单芯片可编程控制器;2、嵌入式CPU结合简单操作系统;3、专用嵌入式操作系统[1]。然而随着FPGA（Field Programmable Gate Array）现场可编程逻辑门阵列技术逐步提高以及微电子工业迅速发展，嵌入式操作系统未来发展的方向将是SOPC（SystemOn a Programmable Chip）片上可编程系统技术。本论文的题目来源于导师国家自然基金项目《基于SOPC的智能电器控制关键技术的研究》（项目批准号：61161010）里的一个子题目。本文完成的是基于SOPC的嵌入式实时操作系统的应用设计，查阅了SOPC在国内外的相关资料，总结经典的嵌入式操作系统的开发方面的缺点，研究其软硬件协同设计的方法。本文以Altera公司Cyclone II（EP2C8Q208C）FPGA芯片为硬件平台，采用Nios II软核技术进行系统研究。本文结构安排是：通过实时操作系统的应用设计来验证SOPC软硬件协同设计方法的特点。首先本文介绍了软硬件的开发过程与传统的设计方法的比较;其次讨论了Altera的SOPC开发的流程和开发工具，最后重点介绍了μCOS-II的特点和移植过程，研究了构建系统的NIOS II软核和嵌入式实时操作系统μCOS-II的软件开发方法和流程。通过硬件和软件的设计实现了一个SOPC系统。

关键词： SOPC NIOSII μCOS-II 软硬件协同设计

来源：评论

学校读者我要写书评

暂无评论

C程序映射到FPGA的寄存器快速评估技术

C程序映射到FPGA的寄存器快速评估技术

引用

作者：朱国辉天津工业大学

学位级别：硕士

在以FPGA为工作平台的软硬件协同设计中，对硬件单元中的面积-时间进行快速准确地评估是很重要的一步，有利于设计空间的快速探索。但是，使用传统的逻辑综合工具，例如Altera公司的QuartusⅡ和Xilinx公司的ISE来获得面积-时间的度量值... 详细信息

在以FPGA为工作平台的软硬件协同设计中，对硬件单元中的面积-时间进行快速准确地评估是很重要的一步，有利于设计空间的快速探索。但是，使用传统的逻辑综合工具，例如Altera公司的QuartusⅡ和Xilinx公司的ISE来获得面积-时间的度量值将会耗费大量的时间，抑制了软硬件协同设计流程中对设计空间的有效探索。将高级语言程序映射到FPGA的硬件电路上需要通过高级综合和逻辑综合处理，在高级综合中实现对硬件面积-时间的评估，可以用较短的时间获得度量值，但是相比于逻辑综合工具所产生的度量值，评估结果往往不够准确。\n 在这篇论文中，我们提出了一种新的技术框架，对C程序映射到FPGA所需要的寄存器进行快速准确的评估。寄存器作为组成FPGA硬件面积的一部分，其评估结果的准确性会对整体硬件面积的评估产生较大影响。这个框架依赖于底层虚拟机LLVM和高级综合工具LegUp，LLVM可以将C程序编译成中间代码IR(IntermediateRepresentation)，再使用LegUp将其转换成Verilog硬件描述语言代码，在生成寄存器传输级代码的同时对寄存器数量进行评估。通过实际电路中的信号位宽来评估寄存器数量，这样会减少资源共享问题所带来的评估误差。在高级综合的评估过程中，LegUp可以对LLVM指令位宽进行优化，利用LLVM指令位宽可以推断信号优化位宽，且与逻辑综合中的信号位宽优化是相对应的，对评估结果的准确度有较大贡献;并不是所有的信号都可以在高级综合过程中得到位宽优化信息，但是这些信号在逻辑综合时是被优化的，对这一部分信号，它们对应着一些特殊的LLVM指令，本文也做了考虑，采用了比较粗糙的技术处理，但对评估结果的准确度有较大帮助;最后我们考虑了状态机中的编码问题，在LegUp高级综合中采用的是二进制编码技术，但Altera公司的QuartusⅡ在逻辑综合时为了提高响应速度，采用的是独热编码技术，这样在评估时，也会带来一些误差，我们根据实际情况对这一部分做了处理，在一定程度上改善了实验结果的准确度。实验结果表明，在AlteraCycloneⅡFPGA和StrtixⅣFPGA上，对于Chstone基准测试套件中的12个C程序，其平均误差分别只有13.75％和10.48％;同时所提出的评估技术比逻辑综合的运行时间平均要快84倍。

关键词：现场可编程门阵列软硬件协同设计 C程序寄存器快速评估技术

来源：评论

学校读者我要写书评

暂无评论

面向角色的图像处理系统设计研究

面向角色的图像处理系统设计研究

引用

作者：徐艺方西安电子科技大学

学位级别：硕士

本文针对异构的嵌入式系统的复杂性,研究了适用于嵌入式系统的面向角色设计方法,在设计平台PtolemyⅡ上,基于面向角色的设计方法,将多种计算模型进行无缝结合。本文使用JPEG图像处理系统作为系统实例,分析了静态图像处理的基本结构,研究... 详细信息

本文针对异构的嵌入式系统的复杂性,研究了适用于嵌入式系统的面向角色设计方法,在设计平台PtolemyⅡ上,基于面向角色的设计方法,将多种计算模型进行无缝结合。本文使用JPEG图像处理系统作为系统实例,分析了静态图像处理的基本结构,研究了JPEG压缩算法和JPEG解压缩算法的基本原理。针对PtolemyⅡ对JPEG图像处理系统不能提供完善的角色库的问题,给出了JPEG图像处理系统的设计流程和设计算法,使用PtolemyⅡ设计了系统的不同模块角色的实现方法,包括DCT模块角色、量化模块角色、熵编码模块角色、熵解码模块角色、反量化模块角色、IDCT模块角色等,并将这些角色成功的添加进PtolemyⅡ平台,实现了JPEG图像处理系统各模块的角色功能。通过对各角色的层次化组合,实现JPEG编码系统和JPEG解码系统的角色设计,进而实现了角色重用。最后对系统的仿真结果进行验证,测试结果表明,基于面向角色的设计平台PtolemyⅡ对异构的JPEG图像处理系统设计能够达到预期的运行效果,实现了组件的复用,体现出PtolemyⅡ平台能够很好的指导嵌入式异构系统进行系统级设计。

关键词：软硬件协同设计面向角色 PtolemyⅡ JPEG

来源：评论

学校读者我要写书评

暂无评论

Embedded XP——一种适用于嵌入式系统开发的敏捷方法

Embedded XP——一种适用于嵌入式系统开发的敏捷方法

引用

作者：沈梦姣南京大学

学位级别：硕士

进入21世纪以来，嵌入式市场需求可谓是日新月异，这与嵌入式行业竞争日趋激烈，科技快速发展，用户的高期待值等有着密切的联系。在现代嵌入式系统开发过程中，针对需求变化，需要一种软件开发方法能很好地改善这个问题。敏捷方法是一... 详细信息

进入21世纪以来，嵌入式市场需求可谓是日新月异，这与嵌入式行业竞争日趋激烈，科技快速发展，用户的高期待值等有着密切的联系。在现代嵌入式系统开发过程中，针对需求变化，需要一种软件开发方法能很好地改善这个问题。敏捷方法是一种轻量级的拥抱变化的软件开发方法，能优雅地适应嵌入式系统开发中的需求变化，开发出更符合市场需求的嵌入式产品。\n 事实上敏捷方法早已被广泛地应用于非嵌入式系统的开发，无数实际的项目在应用敏捷方法开发后获得了成功，敏捷能在一定程度上改善一般系统开发面临的时间、质量、开销等问题。而现代嵌入式系统开发面临着更多的问题和挑战，所以研究重点会更转向现代嵌入式系统开发的特征及其引发的问题上。本文归纳总结了嵌入式系统开发具有更多变的需求，更受限的资源，软硬件结合紧密，多高性能要求，嵌入式开发人员的高要求五个特征，并试图用敏捷来改善由嵌入式系统开发的特征引发的特殊问题。\n 本文提出一种适合于嵌入式系统开发的敏捷方法Embedded XP，该方法主要整合了Scrum和XP的部分元素，并加入了软硬件协同设计，关联组件并行开发的非敏捷元素，且具有简单易用的特点。本文会从Embedded XP角色，会议和文档，流程，实践和目标实现来对该方法进行展示。Embedded XP经实际项目验证能缩短项目的开发时间，提高生产效率，并能帮助团队开发出满足系统性能、资源等需求且高质量的嵌入式产品。此外Embedded XP还能帮助改善项目管理，辅助软硬件协同设计的执行。使用Embedded XP方法后的嵌入式团队对该方法给予了不错的评价，认为Embedded XP方法对嵌入式系统开发是有帮助的。

关键词：嵌入式系统软件开发 Embedded XP方法软硬件协同设计

来源：评论

学校读者我要写书评

暂无评论

基于SOPC的神经网络方法的软硬协同实现

引用

信息通信 2013年第2期26卷 78-79页

作者：饶静李源成都理工大学信息科学与技术学院四川成都610059

提出了一种基于SOPC的神经网络的软硬件协同设计的实现方法,该方法以FPGA器件上SOPC为硬件载体,NIOS IP软核处理器为CPU,采用用户自定义指令,在NIOS中利用C语言编写神经网络算法程序,实现神经元细胞中软硬件协同设计浮点数乘积累加操作... 详细信息

提出了一种基于SOPC的神经网络的软硬件协同设计的实现方法,该方法以FPGA器件上SOPC为硬件载体,NIOS IP软核处理器为CPU,采用用户自定义指令,在NIOS中利用C语言编写神经网络算法程序,实现神经元细胞中软硬件协同设计浮点数乘积累加操作。整个系统在Altera的cyclone Ⅱ器件上测试,改变以往神经网络采用VHDL语言设计时出现的灵活性较差,不利于新型的神经网络模型移植到FPGA中的劣势。

关键词： SOPC 神经网络自定制指令软硬件协同设计

来源：评论

学校读者我要写书评

暂无评论

基于FPGA的MP3解码器软硬件协同优化设计

基于FPGA的MP3解码器软硬件协同优化设计

引用

作者：康力湖南大学

学位级别：硕士

现有便携式MP3播放器设计通常采用专用集成电路芯片或者数字信号处理器实现MP3文件的解码。前者成本低，但功能单一、不支持升级，后者功能多样，但仅支持软件升级。随着可编程逻辑器件的快速发展，可以利用FPGA的并行运算能力加速MP3... 详细信息

现有便携式MP3播放器设计通常采用专用集成电路芯片或者数字信号处理器实现MP3文件的解码。前者成本低，但功能单一、不支持升级，后者功能多样，但仅支持软件升级。随着可编程逻辑器件的快速发展，可以利用FPGA的并行运算能力加速MP3解码。本文采用FPGA对MP3解码器进行优化设计，通过软硬件协同设计方法，对已有软件解码算法实行硬件加速，缩短整体开发周期。在对MP3解码过程的运算复杂度进行分析与研究的基础上，根据各解码过程的特点，基于软硬件协同的方法对解码器进行软硬件模块划分，其软件部分仍保留原有软件解码方案，而硬件部分通过FPGA来实现，利用其并行运算能力加速解码过程。在MP3解码过程中，改进的离散余弦逆变换和子带综合滤波中的矩阵运算含有大量的迭代与循环乘法运算，因此可以对这两个解码过程进行硬件加速。首先采用蝶形算法对矩阵运算进行加速，将蝶形运算设计为专用的运算单元，利用状态机进行控制；而对于改进的离散余弦逆变换，由于分解过程中分支较多，不适合直接用加速器来实现，所以设计采用协处理器与主处理器并行工作以加速解码过程。本文设计实现了软件接口程序及测试程序，对每个模块进行了功能测试和性能测试，再将各个模块与系统集成在一起进行综合，最后对系统的功能与性能进行了测试。系统实验与检测结果表明，经硬件加速后，子带综合滤波器和改进的离散余弦逆变换分别减少了71.28%和30.97%的运行时间，优化后的MP3解码性能完全满足了设计要求。

关键词：离散余弦变换子带综合滤波 MP3解码可编程逻辑器件软硬件协同设计

来源：评论

学校读者我要写书评

暂无评论

FPGA内嵌处理器的SoPC系统设计与分析

引用

航空计算技术 2013年第5期43卷 123-127页

作者：邹晨高云中航工业西安航空计算技术研究所陕西西安710068

SoPC技术是在片上系统SoC技术的基础上发展起的,二者的共同点为将处理器、存储器、I/O接口等系统设计需要的功能模块集成到一个芯片上实现。相比SoC系统,SoPC系统还具有可编程性强、产品问世周期短等优点,在保证系统性能与灵活性、提高... 详细信息

SoPC技术是在片上系统SoC技术的基础上发展起的,二者的共同点为将处理器、存储器、I/O接口等系统设计需要的功能模块集成到一个芯片上实现。相比SoC系统,SoPC系统还具有可编程性强、产品问世周期短等优点,在保证系统性能与灵活性、提高系统执行速度的同时又可显著地降低系统成本。在对SoPC技术进行概述的基础上,较为详细地介绍了一个基于FPGA内嵌PowerPC处理器的可编程片上系统的设计,利用软硬件协同设计技术,完成软硬件划分、软硬件设计、硬件综合、软件编译以及软硬件协同验证等工作,并结合SoPC技术的特点对其优势进行了分析,对其应用前景进行了探讨。

关键词： FPGA SoPC 软硬件协同设计嵌入式PowerPC

来源：评论

学校读者我要写书评

暂无评论

基于Python定点平方根的FPGA实现

引用

现代电子技术 2013年第22期36卷 131-133页

作者：刘毅飞湖北科技学院生物医学工程学院湖北咸宁437100

针对当前系统设计中软硬件设计者分别采用不同的设计语言存在的问题,采用基于Python的软硬件协同设计方法,以信号处理和图像处理中常用的平方根算法为例,在FPGA上实现了定点平方根算法。实验结果表明Python可以有效地将软件算法快速地... 详细信息

针对当前系统设计中软硬件设计者分别采用不同的设计语言存在的问题,采用基于Python的软硬件协同设计方法,以信号处理和图像处理中常用的平方根算法为例,在FPGA上实现了定点平方根算法。实验结果表明Python可以有效地将软件算法快速地转换为硬件设计,并能大幅度提高系统设计,仿真和校验的效率,使得这种方法设计的产品能更快地进入市场。

关键词： Python FPGA 平方根软硬件协同设计

来源：评论

学校读者我要写书评

暂无评论

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案：

请选择收藏分类：

通借通还

建议与咨询 留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案： 新增检索档案 确定 取消

请选择收藏分类： 新增自定义分类 确定 取消

通借通还

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

请选择保存的检索档案：

请选择收藏分类：