提出了一种适用于超短距离(Very Short Reach,VSR)信道、面向112 Gb/s PAM4(Pulse Amplitude Modulation 4)接收机的自适应均衡设计方案。在该方案中,接收机前端利用3个连续时间线性均衡器(Continuous Time Linear Equalizer,CTLE)对信...
详细信息
提出了一种适用于超短距离(Very Short Reach,VSR)信道、面向112 Gb/s PAM4(Pulse Amplitude Modulation 4)接收机的自适应均衡设计方案。在该方案中,接收机前端利用3个连续时间线性均衡器(Continuous Time Linear Equalizer,CTLE)对信号分别在高频、中频和低频进行补偿,可变增益放大器(Variable Gain Amplifier,VGA)和饱和放大器(Saturation Amplifier,SatAmp)则用于对信号幅值的缩放。除了3个数据采样器外,引入4个辅助采样器用于进一步改善阈值自适应算法性能。同时,采用符号最小均方算法,利用接收端数据采样器和辅助采样器之间的偏移推动辅助参考电压收敛到信号星座电平,从而确保PAM4接收信号的眼图在垂直方向上3个眼睛具有相等的间隔和恒定的信噪比(Signal-to-Noise Ratio,SNR)。仿真结果表明,所提出的112 Gb/s PAM4接收机能够在损耗为15 dB的信道上实现小于10~(-12)的误码率,并且具有良好的眼图性能,其最差眼高为75 mV,眼宽为0.34 UI(Unit Interval),与传统方案相比具有显著的性能提升。
随着全球Internet的飞速发展,数据速率呈现爆炸式增长。对于高速收发系统,其发射端需要补偿信道的损耗。一般在发射端采用前馈均衡器(Feed Forward Equalization,FFE)补偿信道的损耗。目前使用的FFE电路一般针对特定的信道均衡,不同的信道还需要不同的FFE电路进行补偿,这在一定程度上增加了产品的成本。基于此本文提出了一种延迟可变的分数型FFE电路,其补偿对象不局限于特定的信道,降低了高速I/O串口的成本。此外高速电路需要大功率驱动器来驱动信道。目前的高速发射机一般采用差分结构,在输出端连接差分对的信道。如果其输出端只连接一个信道,这将极大的降低成本。基于此本文设计了一种差分转单端(Differential to Single,D2S)发射机。本文首先提出了一种延迟可变的分数型FFE电路,其包括延迟电路、抽头系数调节电路以及数字寄存器电路。延迟电路是由反相器与可调交叉耦合锁存器所构成,其能实现1/4UI~3/4UI的时间延迟。此外由于锁存器的再生特性,对比其他结构,该结构的抖动非常低,其保证了针对不同的信道损耗做出合理的调整以达到最优补偿;抽头系数调节电路是预、主以及后抽头所构成,同时预和后抽头的输入电流分成5bit位。占主抽头电流的5%、10%、20%、40%一直到80%,形成32种情况。根据不同的信道损耗选择合适的比例。此外本文提出了一种D2S发射机电路,其包括输入缓冲器、均衡器以及输出D2S驱动器。输入缓冲器包括片上DC偏置、50欧姆阻抗匹配以及共基级放大器;均衡器采用连续时间线性均衡器(Continuous Time Linear Equalization,CTLE)结构;高速驱动器采用差分转单端的方式,将来自CTLE的差分信号转换为单端信号输出,同时该驱动器采用了负电容的技术,在中高频段引入一个零点,使得系统带宽得到了极大的提高。该结构连接单通道信道,使得传输数据密度增加一倍,极大的降低生产成本。分数型FFE电路基于40nm CMOS工艺设计,完成了原理图设计、版图设计以及后仿真,核心电路的版图面积为150um*250um。仿真结果表明,分数型FFE可以实现对信道的损耗补偿,在56Gb/s速率下得到张开度很好的眼图。另一款D2S发射机电路基于130nm BiCMOS工艺设计,完成了原理图设计、版图设计以及后仿真,核心电路的版图面积为150um*300um。该电路在112Gb/s的速率下得到张开度很好的眼图,同时发射机在典型工作状态下的能量效率为0.66pJ/bit。
暂无评论