检索结果-内蒙古大学图书馆

中国电子科学研究院学报 2022年第5期17卷 472-477页

作者：胡毅李振国侯佳力冯景彬肖澳庆国千崧胡伟波北京智芯微电子科技有限公司北京100192 南开大学天津300071

针对传统随机化(Dither)技术会引入额外噪声、占用转换周期以及缩小量化范围的问题,提出应用于高精度逐次逼近型模数转换器(Successive Approximation Analog to Digital Converter, SAR ADC)的dither新技术。该技术在传统二进制权重的... 详细信息

针对传统随机化(Dither)技术会引入额外噪声、占用转换周期以及缩小量化范围的问题,提出应用于高精度逐次逼近型模数转换器(Successive Approximation Analog to Digital Converter, SAR ADC)的dither新技术。该技术在传统二进制权重的电容型数模转换器(Digital to Analog Converter, DAC)中引入增量式电容阵列,形成混合型电容阵列,并随机化大电容的误差,以削减较大的谐波,且不占用额外量化周期。为验证该dither新技术,利用MATLAB进行仿真,并基于55 nm CMOS工艺,设计了一个16位的二级逐次逼近型模数转换器。仿真结果显示,所设计的ADC使用1.2 V和3.3 V电源供电,在采样速率1.25 MHz,输入信号为107 kHz的条件下,消耗了3.1 mA电流,得到了94.0 dB的信纳失真比(Signal to Noise and Distortion Ratio, SINAD)。

关键词：随机化逐次逼近型模数转换器二进制权重的电容阵列谐波

来源：评论

学校读者我要写书评

暂无评论

12 bit 100 MS/s Flash-SAR混合型模数转换器的设计与实现

引用

合肥工业大学学报（自然科学版） 2020年第2期43卷 216-223页

作者：张章吴宵解光军合肥工业大学电子科学与应用物理学院

文章设计了一款Flash-SAR混合型模数转换器(analog-to-digital converter,ADC),结合了快闪型(flash)ADC与逐次逼近型(successive approximation register,SAR)ADC的优点,具有高速、高精度和低功耗的特点;提出了一种带冗余位数字校准算法,该算法在SAR ADC中添加1 bit冗余位,当第1级Flash ADC带来的误差小于一定的失调电压限度,第2级SAR ADC中的数字校正电路能够将误差校准回来,最终得到正确的数字输出。该ADC采用"3+10"的2级流水线结构,在SMIC 0.18μm互补金属氧化物半导体(complementary metal-oxide-semiconductor,CMOS)混合信号工艺下进行仿真,当电源电压为1.8 V,采样频率为100 MHz,输入信号接近Nyquist频率时,通过数字校准,ADC有效位(effective number of bits,ENOB)为10.990,信噪比为67.973 dB,无杂散波动态范围为95.381 dB,仿真结果证明了该算法能够有效提升ADC系统性能。

关键词：快闪型模数转换器逐次逼近型模数转换器冗余位数字校准

来源：评论

学校读者我要写书评

暂无评论

高速低功耗混合架构模数转换器的研究与设计

高速低功耗混合架构模数转换器的研究与设计

引用

作者：唐宇电子科技大学

学位级别：硕士

近些年,中国的制造业逐渐发展起来,同时由于中美贸易战的影响,使得国内对于模拟IC的需求量不断提高,而模数转换器是高端模拟IC中极为重要的一部分,因为其设计难度相对较高,研发周期长,导致更新迭代速度较慢。尽管如此,对于高性能ADC的... 详细信息

近些年,中国的制造业逐渐发展起来,同时由于中美贸易战的影响,使得国内对于模拟IC的需求量不断提高,而模数转换器是高端模拟IC中极为重要的一部分,因为其设计难度相对较高,研发周期长,导致更新迭代速度较慢。尽管如此,对于高性能ADC的需求却并没有减少,在许多实际应用中,例如光通信系统,高速串行接口需要几十甚至上百GHZ采样率的ADC,这些ADC需要具有低功耗,面积小等优点。对于这样的需求,时间交织SAR ADC成为最佳选择,对于采样率要求的不断提高,需要单通道SAR ADC具有更快的速度和更低的功耗,这样可以减少交织通道数量,从而降低交织过程带来的额外校准工作。本文基于高速SAR ADC,首先了解其工作原理,性能指标,以及各种不同的混合架构SAR ADC,同时介绍几种适用于SAR ADC的前沿技术。然后详细分析其采样过程,包括采样的噪声、非线性、电荷注入以及时钟馈通;之后详细介绍不同的电容阵列以及翻转方式,分析了不同方式的优缺点。同时通过建模对SAR ADC中几种最主要的噪声进行分析。随后详细介绍了本设计中所用到的各个电路模块,采样开关选择栅压自举型结构,电容阵列选择分裂电容和递归权重型电容阵列。同时对其中最为核心的比较器模块进行了结构上的优化,选择了动态偏置结构的Double-Tail型动态比较器,得到了较好的比较器噪声性能。随后设计了一款8bit且带有一位冗余位的Two-step SAR ADC,该结构使用了无源传输技术,电路结构简单同时性能也可以满足要求。采样率为1GS/s,前仿真结果得到了46.7d B的信噪失真比,同时本设计的品质因数（Figure of Merit,Fo M）FOMW为7.3f J/conversion-step,得到了较高的品质因数。

关键词：逐次逼近型模数转换器高速低功耗

来源：评论

学校读者我要写书评

暂无评论

超高速模数转换器研究

超高速模数转换器研究

引用

作者：马平顺同济大学

学位级别：硕士

在未来的光通信、5G毫米波基站、高速串口等应用领域，对于超高速中低精度的模数转换器（Analog-to-DigitalConverter，ADC）有着强烈的需求。　　本文首先设计了一款超高速（2GS/s），超低功耗（3.4mW），中低精度（6bit）的逐次逼近... 详细信息

在未来的光通信、5G毫米波基站、高速串口等应用领域，对于超高速中低精度的模数转换器（Analog-to-DigitalConverter，ADC）有着强烈的需求。　　本文首先设计了一款超高速（2GS/s），超低功耗（3.4mW），中低精度（6bit）的逐次逼近型模数转换器。主要目标是在台积电（TSMC）28nm工艺下，追求SARADC速度的极限，并且尽可能的优化功耗。在第一款ADC的设计过程中，创造性地提出了一种新型的比较器结构——双锁存型比较器;同时提出了一种可控的双相非交叠时钟结构和异步数字逻辑，用于提高ADC的速度，并且尽可能地降低芯片的面积和功耗;还提出了“逆延迟”的概念，并且设计了电路结构实现，使得ADC在后仿中性能更好。在后仿中，电源电压1V，采样时钟为1.6GHz，SFDR、SNDR和ENOB分别为42.03dB、33.87dB和5.33bits，功耗为3.4mW，品质因数为52.58fJ/conv-step。　　然后又设计了一款采样率8GS/s，精度为7bits的ADC，同时融合PipelineADC、Two-stepADC、TI-ADC和SARADC四种结构。研究并设计了具体电路，包括第一级ADC、动态放大器、第二级ADC、多相位时钟生成电路、超高速并转串电路、数据同步电路等等。在前仿电路测试中，电源电压1V，采样时钟为8GHz，最终仿真结果基本达标。　　最后，关于进一步工作的方向进行了简要的讨论。

关键词：双锁存型比较器可控双相非交叠时钟逐次逼近型模数转换器流水线时间交织

来源：评论

学校读者我要写书评

暂无评论

12bit 100MS/s Flash-SAR混合型模数转换器的研究与设计

12bit 100MS/s Flash-SAR混合型模数转换器的研究与设计

引用

作者：吴宵合肥工业大学

学位级别：硕士

随着集成电路CMOS工艺的快速发展,为了满足飞速发展的各类电子产品的性能需求,模数转换器(Analog-to-Digital Converter,ADC)对速度、精度、功耗提出了更高的要求。其中,逐次逼近寄存型ADC相对于其它结构的ADC,具有较低的功耗和较小的... 详细信息

随着集成电路CMOS工艺的快速发展,为了满足飞速发展的各类电子产品的性能需求,模数转换器(Analog-to-Digital Converter,ADC)对速度、精度、功耗提出了更高的要求。其中,逐次逼近寄存型ADC相对于其它结构的ADC,具有较低的功耗和较小的面积。但N位的SAR ADC一个转换过程至少需要N次逐次比较,而且DAC电容阵列中的电容数目较大,电容阵列中相应电容数随着ADC位数的增多呈指数关系,从而限制了ADC的采样率以及信号的带宽。因此,SAR ADC适用于低功耗、中高速的应用。快闪型模数转换器具有结构简单、转换速率快的优势。但其缺点也十分明显,随着ADC位数的增加,比较器的数量随位数增加呈指数型增长,想要实现高精度具有一定局限性。为了适应飞速发展的现代通信的应用,ADC的结构也随之多样化。本文设计的混合型ADC结合了快闪型ADC高速转换、SAR ADC低功耗的特性,针对单一类型的ADC来说,混合型ADC在精度、速度、功耗等性能够得到有效的提高。本文针对SAR ADC低功耗的特点,采用了一种高位电容跳过/复用算法。相比较与于传统型开关策略MCS算法,本开关策略使电容阵列总电容数减半。为了提高电路容错能力以及电路的鲁棒性,采用一种带冗余位数字校准算法,该算法在SAR ADC中添加1位冗余位,当第1级Flash ADC带来的误差小于一定的失调电压限度,第2级SAR ADC中的数字校正电路能够将误差校准回来,最终得到正确的数字输出。该12 bit 100 MS/s Flash-SAR混合型ADC采用“3+10”的两极流水线结构,在SMIC 0.18μm CMOS混合信号工艺下进行仿真。电路仿真结果表明:当采样频率为100MHz,输入信号频率为48.145MHz时的满幅正弦差分信号时,输出信号的无杂散动态范围为95.381dB、信号噪声失真比为67.923dB、有效位10.99位;当采样频率为100MHz,输入信号频率为1.714MHz的满幅正弦差分信号时,输出信号的无杂散动态范围为97.706dB、信号噪声失真比为68.766dB、有效位11.130位。

关键词：快闪型模数转换器逐次逼近型模数转换器高位电容跳过/复用冗余位校准电路

来源：评论

学校读者我要写书评

暂无评论

应用于经食管超声心动图成像的模数转换器研究与设计

应用于经食管超声心动图成像的模数转换器研究与设计

引用

作者：张俊杰电子科技大学

学位级别：硕士

经食管超声心动图成像是目前最受医院和患者欢迎的心脏成像技术,该技术将超声探头伸进患者的食管对心脏进行探查成像。其中三维经食管超声心动图成像系统相较于二维经食管超声心动图成像系统无论是在仪器操作的简易程度上还是医学成像... 详细信息

经食管超声心动图成像是目前最受医院和患者欢迎的心脏成像技术,该技术将超声探头伸进患者的食管对心脏进行探查成像。其中三维经食管超声心动图成像系统相较于二维经食管超声心动图成像系统无论是在仪器操作的简易程度上还是医学成像价值上都有明显提升,但三维经食管超声心动图成像系统需要规模庞大的二维换能器阵列,并且探头的应用位置对探头的体积、功耗以及导管的数量等具有严苛的要求。通过将功耗面积效率优值的模数转换器(ADC)集成在超声探头上,将探头接收的数据本地处理后数字化传出,可以有效地缓解上述问题。论文基于130nm BCD工艺,为经食管超声心动图成像的前端接收电路研究并设计了一款专用ADC。超声信号在体内传播时的衰减会影响回波信号的幅值范围,根据超声回波信号的范围确定ADC动态性能指标。除此之外,为满足超声芯片对面积和功耗的要求,确定此次ADC设计采用噪声整形SAR ADC架构。通过采用Ping-pong架构的交替采样放宽对ADC的带宽要求,对常见的二阶噪声整形架构进行分析,在此基础上设计新型混合结构的二阶噪声整形架构,充分利用两种噪声整形架构的优点获得更好的电路性能。理论推导新型二阶噪声整形架构原理,分析系统噪声整形能力,对系统中各模块引入的开关电容噪声详细分析,给出系统流程图和传递函数。在该架构下基于Matlab进行行为级建模,验证系统功能及性能,并分析电路设计过程中各种非理想因素对性能的恶化程度,最终给出电路设计中各种非理想因素的控制范围。在电路设计中,DAC采用下极板采样和基于Vcm-Based的切换方式,采用六输入对管比较器以优化Ping-pong结构与噪声整形结合方案,同时消除开关对量化通路的选择时引入的非线性。优化比较器异步逻辑以加快量化速度,对ADC输出端口进行改进,减少芯片周围引脚的个数,满足超声芯片大规模集成的要求。论文在130nm BCD工艺下完成电路及版图设计,根据后仿结果显示,在60MS/s的采样频率、1.5V电源电压以及4倍过采样率下,输入信号幅值为-1d BFS、信号频率为5.39MHz的正弦信号,实现了功耗为1.13m W、面积约为0.022mm的Ping-pong NS SAR ADC,其无杂散动态范围为68.24d B,信噪失真比为59.99d B,有效位数为9.67位,各项指标均满足预定设计要求。

关键词：经食管超声心动图乒乓结构逐次逼近型模数转换器噪声整形

来源：评论

学校读者我要写书评

暂无评论

高能效可重构的两步式模数转换器研究

高能效可重构的两步式模数转换器研究

引用

作者：李鑫西安电子科技大学

学位级别：硕士

随着集成电路技术的不断发展,模数转换器的应用领域在不断扩宽,性能要求在不断提高。在生物医疗和可穿戴设备中,电子元件需要在保持正常功能的前提下尽可能提高能效以延长其使用周期。由于良好的工艺兼容性和高度数字化的电路,逐次逼近... 详细信息

随着集成电路技术的不断发展,模数转换器的应用领域在不断扩宽,性能要求在不断提高。在生物医疗和可穿戴设备中,电子元件需要在保持正常功能的前提下尽可能提高能效以延长其使用周期。由于良好的工艺兼容性和高度数字化的电路,逐次逼近型模数转换器（SAR ADC）在中等速度和精度范围内显示出了极高的能效,成为了研究热点,深受研究人员的青睐。而时间域量化因为工艺的发展和电源电压的降低,低功耗优势也愈加明显,受到了研究人员的关注。因此,结合了这两种架构优点的SAR-TDC架构就成为了实现高能效的最佳选择。除此之外,随着电子设备体积逐渐减小,芯片集成化的要求越来越高,将多个ADC集成到一个ADC中会大大减少芯片的面积。如果能在SAR-TDC架构中引入可配置,则可以进一步发挥高能效的优点,延长电子设备的使用时间。本文先对SAR ADC和时间域ADC的基本结构、工作原理和关键模块进行了介绍,对采样保持电路、比较器、SAR逻辑、VTC、TDC等模块进行研究分析,介绍了各模块的基础结构,为后续选取合适的结构提供理论支持。在这基础上设计了一款高能效可重构8-10-12位10 MS/s的混合型ADC,在12位精度模式下,第一级为一个7位的SAR进行粗量化,第二级由5位的TDC（包括1位符号位）完成细量化。在MATLAB中进行系统架构建模分析,对电容阵列失配,比较器失调,PVT敏感等非理想效应进行建模分析并提出了解决方法。基于VTC增益的可变性提出了精度可重构技术,在三种模式下均实现了较高的能效。对各关键模块的设计进行了理论分析和参数计算,以此指导电路设计。根据噪声和失配的要求选取单位电容,由采样精度的要求确定开关尺寸,使用带衬底偏置的栅压自举开关提升采样线性度。重点对比较器的延迟,噪声,失调进行了分析,同时验证了所使用的的比较器失调校准技术的效果。采用升压型电容阵列切换开关减小了导通电阻,加快切换速度。使用基于双向自举开关控制的VTC,减少泄漏电流,避免比较错误。对TDC中各模块电路,如ELS模块,判决器模块,时间残差产生模块进行了相应的仿真验证性能。使用PVT内部追踪技术,使VTC和TDC随PVT的影响相同,实现了PVT鲁棒性,在不同工艺角下进行了仿真。在SMIC 180nm CMOS工艺下,完成了电路设计和版图绘制,版图的核心面积为0.183mm2,后仿真结果表明,本设计所提出的SAR-TDC型ADC在1V电源电压和10MS/s的采样频率下,奈奎斯特输入频率时,12/10/8位精度三种模式下的无杂散动态范围（SFDR）分别为86.9/70.3/64.8 d B,有效位数（ENOB）分别为11.22/9.24/7.78bit,功耗分别为202/147/96μW,品质因数（Fo M）值分别为8.5/24.3/43.7 f J/conv.-step.

关键词：逐次逼近型模数转换器高能效可重构 TDC VTC

来源：评论

学校读者我要写书评

暂无评论

高精度中速低功耗模数转换器的研究与设计

高精度中速低功耗模数转换器的研究与设计

引用

作者：卢文涛电子科技大学

学位级别：硕士

随着特征尺寸的按比例缩小,先进的CMOS半导体工艺有利于提高元件的工作速度(带宽)。因此,具有高度数字化实现特性以及低功率消耗的逐次逼近式模数转换器成为低速、中高位精度应用的主流。另一方面,流水线式模数转换器适合于高速、高精... 详细信息

随着特征尺寸的按比例缩小,先进的CMOS半导体工艺有利于提高元件的工作速度(带宽)。因此,具有高度数字化实现特性以及低功率消耗的逐次逼近式模数转换器成为低速、中高位精度应用的主流。另一方面,流水线式模数转换器适合于高速、高精度的应用,但是,传统的流水线式模数转换器由数个运算放大器组成,消耗大量的功率。近几年来,一种结合逐次逼近式模数转换器以及流水线式模数转换器优点的混合型结构日益受到重视。本篇论文研究并实现一个十二位精度,每秒五十兆赫兹采样,具有流水线式结构的两级逐次逼近式模数转换器。本文设计了一款基于合并电容开关逐次逼近式子模数转换器的两级混合流水式模数转换器,该流水线式模数转换器级联了一个6比特的余量增益电路和一个7比特的逐次逼近式模数转换器。对于第一级,实现了半增益的余量增益电路,减小了运放的功耗,增加了运放的开环增益。第一级采用逐次逼近式结构实现子模数转换器,而不是常用的闪速式结构,减少功耗的同时避免了前端采样保持电路的使用。第二级7比特的逐次逼近式结构进一步减少功耗,实现较高的精度,避免了更多流水级的需求。这一设计使用台积电65纳米1P9M互补式金属氧化物半导体制程来实现。在1.2伏供电电压,每秒五十兆赫兹的采样频率下,输入信号9.991MHz时,仿真得到最大的信号噪声失真比为70.5738分贝,有效位数为11.4309比特,该转换器消耗了4.91604毫瓦特,每一转换步长内消耗的能量为35.6124飞焦耳。

关键词：流水线型模数转换器逐次逼近型模数转换器高精度中速低功耗

来源：评论

学校读者我要写书评

暂无评论

模数转换器的数字校准算法设计与实现

引用

科技风 2013年第1期 50-52页

作者：黄丽李雪梅张晓晶北京电子科技职业学院电信工程学院北京市100016

模数转换中逐次逼近型模数转换器,其转换精度主要取决于权电容网络结构中的电容失配误差。本文研究并实现一种数字校准方法,降低模数转换电容失配误差对精度的影响。将模拟信号分两路进行转换,以低速精准的模数转换器为基准,同另一路含... 详细信息

模数转换中逐次逼近型模数转换器,其转换精度主要取决于权电容网络结构中的电容失配误差。本文研究并实现一种数字校准方法,降低模数转换电容失配误差对精度的影响。将模拟信号分两路进行转换,以低速精准的模数转换器为基准,同另一路含误差信号进行比较,通过自适应滤波器滤除误差,降低待校准模数转换器电容失配误差。文章仿真逐次逼近型模数转换器中的电容失配误差,测试表明,数字校准系统可以降低电容失配误差,并得到理想的模数转换结果。

关键词：逐次逼近型模数转换器电容失配误差最小均方自适应滤波器

来源：评论

学校读者我要写书评

暂无评论

应用于存内计算的模数转换器设计

引用

中国集成电路 2022年第11期31卷 38-42页

作者：党劲松刘爽重庆邮电大学光电工程学院电子科技大学重庆微电子产业技术研究院电子科技大学电子科学与工程学院

作为信息转换接口,模数转换器已成为模拟电路不可或缺的部分,广泛用于通信等技术领域,存内计算的兴起,给模数转换器提供了新的应用场景。同时存内计算作为低功耗,高速度的处理单元,对模数转换器的功耗、精度、速度等提出了新的要求。利... 详细信息

作为信息转换接口,模数转换器已成为模拟电路不可或缺的部分,广泛用于通信等技术领域,存内计算的兴起,给模数转换器提供了新的应用场景。同时存内计算作为低功耗,高速度的处理单元,对模数转换器的功耗、精度、速度等提出了新的要求。利用Matlab对电路进行初步建模仿真,然后基于SMIC 55nm CMOS工艺设计了一款10bit 50Ms/s的逐次逼近型模数转换器进行验证,仿真结果表明,该款ADC可以得到9.27bit有效位数(ENOB),无杂散动态范围(SFDR)为70dB,功耗仅为0.56mw。

关键词：逐次逼近型模数转换器基于共模电平切换低功耗 Matlab

来源：评论

学校读者我要写书评

暂无评论

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案：

请选择收藏分类：

通借通还

建议与咨询 留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案： 新增检索档案 确定 取消

请选择收藏分类： 新增自定义分类 确定 取消

通借通还

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

请选择保存的检索档案：

请选择收藏分类：