随着数字处理终端的不断发展,各类电子产品对ADC(Analog-to-Digital Converter,模数转换器)的精度、速度、可靠性等性能要求逐代提升,传统单一架构ADC的性能难以满足当前需求。近年来,混合结构的ADC将不同架构的优点集于一体,提高了ADC的性能,成为了研究的热点。传统逐次逼近型模数转换器功能实现方法简单,功耗低,且版图占用面积小,但如果没有校准算法难以实现高精度(14 bit以上)。而Sigma-Delta ADC是一种高精度ADC,缺点是功耗大、速度慢。因此,将两者结合,通过选择适宜的过采样率和Sigma-Delta调制器(SDM),用带宽的适量降低换取更高的ADC精度,最终可达到兼具两种类型ADC优点的目的。本文将Sigma-Delta ADC的噪声整形技术应用于SAR ADC,实现了一种NS SAR(Noise Shaping Successive-Approximation-Register,噪声整形逐次逼近型)ADC。相比于传统架构,本文提出的架构既有SAR ADC的高速和低功耗,又能够实现高精度。本文首先采用Bootstrap采样保持电路、比较器、同步时钟逻辑,完成全差分输入单调切换型12 bit SAR ADC,在此基础上将比较器改进为四输入,采用级联积分器前馈结构的环路滤波器和有源积分器构成的Sigma-Delta调制器来实现较好的噪声整形效果,实现14 bit NS SAR ADC。本文基于Cadence平台,采用SMIC 1P6M 0.18μm工艺对整体电路进行了仿真验证。仿真结果表明:在模拟电源电压为3.3V,数字电源电压为1.8V,采样速率2MS/s时,NS SAR ADC性能为ENOB=13.72 bit,SNR=82.36d B,SFDR=93.10d B。模拟电路部分功耗为1.68mW,数字电路部分功耗为0.95mW。
模数转换器（Analog to Digital Converters,ADC）是连接模拟信号和数字信号的桥梁。随着数字信号处理技术的快速发展,模数转换器得到非常广泛的应用。逐次逼近型模数转换器（Successive Approximation Register,SAR）由于其芯片面积小...
详细信息
模数转换器（Analog to Digital Converters,ADC）是连接模拟信号和数字信号的桥梁。随着数字信号处理技术的快速发展,模数转换器得到非常广泛的应用。逐次逼近型模数转换器（Successive Approximation Register,SAR）由于其芯片面积小,转换精度高,且能够达到较高的采样速率等优点,近些年来已逐渐成为各大高校、研究所、以及企业的研究热点。通常,逐次逼近模数转换器（SAR ADC）广泛应用于低功耗、低速（低于10MS/s）邻域。近年来,随着CMOS器件的特征尺寸的不断缩小,器件速度的提高,5至10位SAR ADC的采样率达到几十MS/s到几个GS/s。SAR ADC的特点是低功耗和低成本,在一些便携式设备或低功率领域具有更强的吸引力。本文展现10位40MS/s的逐次逼近模数转换器（SAR ADC）的研究与设计。提出了一种新的异步控制结构。为了降低功耗,使用单调型电容开关算法。为了提高ADC的线性度,使用两相不交叠时钟。为了提高比较速度,比较器中加入多余的MOS晶体管。在0.18μm 1P6M CMOS工艺下,采用1.8V的电源,输入频率16.6525MHZ下的动态性能,40MS/s的SAR ADC的功耗仅为0.776mW,版图面积0.77736mm2,对应的信号失真比SNDR为59.9dB,无杂散动态范围SFDR为68.5dB。
暂无评论