检索结果-内蒙古大学图书馆

作者：程睿中南大学

学位级别：硕士

门级电路划分是电子设计自动化(EDA)中的一个重要问题,通常要求划分后的各个子集负载均衡和各个子集之间的连线数最小,但在一些应用场景,例如门级电路仿真时,不同电路子集之间的连接数的多少是减少等待延迟的关键。为此,本文从存储电路... 详细信息

门级电路划分是电子设计自动化(EDA)中的一个重要问题,通常要求划分后的各个子集负载均衡和各个子集之间的连线数最小,但在一些应用场景,例如门级电路仿真时,不同电路子集之间的连接数的多少是减少等待延迟的关键。为此,本文从存储电路原始信息的电路网表文件开始,开展了门级网表转换与电路划分算法的研究,主要工作如下:1)提出了一种基于邻接矩阵的门级电路描述方法,并实现了门级网表文件到矩阵的转换算法。首先,提出利用邻接矩阵来表征电路特征的相关模型;其次,基于编译技术,解析基准电路网表中的语法特征,引入哈希表作为中间量将网表转换为邻接矩阵。同时,在算法中添加去除自环、离散电子元件等接口以简化电路,实现门级电路的矩阵化描述。基于ISCAS’89和ISCAS’85等基准电路的实验结果表明,该方法能够为电路划分提供了一种简洁的表述方法,算法将电路网表正确地转换为相应的邻接矩阵的同时,提高了后续电路划分算法的效率。2)提出了一种基于聚类和改进遗传算法的门级电路划分方法。首先,提出一种基于介值中心性的聚类算法,快速识别原始电路中的簇,实现电路粗划分;其次,提出一种基于约束的遗传算法,针对簇结构和其他电路分别提供绝对遗传和概率遗传策略。这种新的遗传策略保证了簇的完整性,并有效地实现了门级电路的细划分。实验结果表明,所提出的算法在寻找子集之间的最小区间连接数方面比Metis好5%,比KL好80%,比传统遗传算法好61%。图20幅,表5个,参考文献64篇

关键词：门级网表电路划分聚类算法遗传算法介值中心性

来源：评论

学校读者我要写书评

暂无评论

面向门级网表的VLSI三模冗余加固设计

引用

计算机工程与科学 2014年第12期36卷 2355-2360页

作者：徐冉冉孟海波桂小琰申小伟安述倩中国科学院计算技术研究所计算机体系结构国家重点实验室北京100190 北京理工大学信息与电子学院北京100081

航天器在宇宙空间易受粒子的影响而产生错误,三模冗余技术是一种有效的容错机制。但是,现有的三模冗余加固设计一般是一款芯片定制一套加固方案,无法做到通用性。提出一种功能无关的VLSI门级网表三模冗余加固通用设计方案。通过对时序... 详细信息

航天器在宇宙空间易受粒子的影响而产生错误,三模冗余技术是一种有效的容错机制。但是,现有的三模冗余加固设计一般是一款芯片定制一套加固方案,无法做到通用性。提出一种功能无关的VLSI门级网表三模冗余加固通用设计方案。通过对时序器件和组合逻辑器件进行不同的加固设计,实现三模冗余。根据对不同的工艺库的识别与理解,本方案还进行了驱动能力优化等。通过将上述方案工具化,并利用已有的众核处理器网表进行实验评估,全局时序器件加固面积增加为原始网表面积的185%,局部时序器件加固面积增加为原网表的1%-80%,加固方案可按设计需求配置。实验数据表明,加固后的网表中关键路径的平均时延增加为22.15%-22.86%,在设计需求配置下,性能可满足用户要求。

关键词：可靠性三模冗余时序单元组合逻辑门级网表

来源：评论

学校读者我要写书评

暂无评论

数字电路门级网表通用语义建模与应用

数字电路门级网表通用语义建模与应用

引用

作者：刘智毅南昌大学

学位级别：硕士

数字电路门级网表(Gate-Level Netlist,GLN)是一种电路描述文件,是电子设计自动化(EDA)流程中逻辑综合的产物,也是数字电路的基本单元,它包含了电路设计的全部信息,被广泛应用于数字电路的仿真和优化等领域。然而,当前EDA全流程被国外垄... 详细信息

数字电路门级网表(Gate-Level Netlist,GLN)是一种电路描述文件,是电子设计自动化(EDA)流程中逻辑综合的产物,也是数字电路的基本单元,它包含了电路设计的全部信息,被广泛应用于数字电路的仿真和优化等领域。然而,当前EDA全流程被国外垄断,且现有GLN语义建模技术面临算法复杂度高、读取效率低、输出可扩展性差等问题,严重影响了数字电路的优化、移植以及与其他技术的融合。针对以上问题,本文对现有建模方法进行调研和对比,分析GLN与图结构的相关性,提出了门级网表语义编码理论基础,聚焦自主研发EDA点工具,设计并实现了针对Verilog GLN的完备语法语义分析,得到更高效、更通用的JSON格式语义图,并进行应用验证。主要研究内容如下:1.本文研究了逻辑综合与GLN的生成过程和基本原理,分析GLN的基本结构与语法构成,对比现有语法解析方法,指出商用以及开源工具解析方法所存在的逻辑闭源和兼容性差等问题,阐述了GLN语法分析的基本原理。此外继续探究了GLN与图结构的映射,提出门级网表语义研究的概念,给出基于逻辑仿真的语义节点的基本定义,为后文提供理论支撑。2.从仿真的角度出发,以语义图为载体,探究GLN的语义本质,提出了基于仿真的数字电路门级网表语义编码理论。并根据Verilog标准语法定义,具体地进行了GLN的完备语法语义分析点工具的设计,最后实将GLN转化为JSON格式的电路语义图,在获取完整电路信息的基础上,显著提升了GLN的读取效率和电路信息的可扩展性,保证了GLN在多场景下的高效通用融合。3.基于上述工作,本文完成了语义解析的完备性验证,并在两个应用场景中得到实现。实验结果表明,本工具显著提升了对中小规模电路的解析效率,对比现有开源工具可以达到最高7倍的时间节省占比,语义节点数量降低比最高达到90%以上,使用课题组开发的仿真工具可以得到正确仿真结果。同时实现了GLN语义图与图神经网络的结合,完成了电路组件的初步识别。这对推动EDA工具国产化、促进EDA技术的扩展具有重要意义与应用价值。

关键词：门级网表语义编码电子设计自动化抽象语法树 Verilog HDL

来源：评论

学校读者我要写书评

暂无评论

基于特征提取和支持向量机的门级网表硬件木马检测技术研究

基于特征提取和支持向量机的门级网表硬件木马检测技术研究

引用

作者：谢欣浙江大学

学位级别：硕士

随着集成电路的发展和半导体产业的全球化,硬件安全问题已成为信息安全和系统安全领域普遍关注的问题。硬件木马可以篡改电路功能、泄露机密信息、降低系统可靠性,甚至使芯片失效。被恶意植入木马的芯片一旦应用于金融、通信、国防等关... 详细信息

随着集成电路的发展和半导体产业的全球化,硬件安全问题已成为信息安全和系统安全领域普遍关注的问题。硬件木马可以篡改电路功能、泄露机密信息、降低系统可靠性,甚至使芯片失效。被恶意植入木马的芯片一旦应用于金融、通信、国防等关键领域,将会导致严重的安全问题甚至巨大的经济损失。因此,开展硬件木马检测技术的研究是十分有必要的,具有广泛的现实意义。本文针对电路的门级网表,对硬件木马的检测方法进行了深入研究,主要完成了以下工作:(1)将硬件木马的检测问题转换为木马电路和信号的分类问题,提出了一种全新的基于支持向量机的硬件木马检测流程。通过对电路进行特征分析和提取,使用支持向量机(Support Vector Machine,SVM)训练决策模型并对待测电路进行分类,从而检测出该待测电路是否为木马电路。该检测算法执行速度快,效率高,且无需用测试模型来激活木马,是一种静态木马检测方法。(2)研究了一种基于可控制性和可观察性的硬件木马特征提取方法。通过对门级网表进行可控性和可观察性分析以及k-means无监督学习,并结合电路规模统计数据进行特征融合,建立了硬件木马门级网表的特征库,并用于后续支持向量机的训练,完成对木马电路的检测。Trust-HUB数据库上的实验结果表明,该特征提取方法能够实现硬件木马电路的准确检测。(3)研究了基于电路可测试性分析和结构分析的硬件木马检测方法。通过电路结构分析和可测性分析提取木马信号相关的电路特征,用支持向量机对木马信号进行准确分类。最后通过对分类结果的分析,得到木马信号列表,使得可以完全恢复插入的木马并隔离其触发和有效载荷电路。

关键词：硬件木马检测门级网表特征提取支持向量机

来源：评论

学校读者我要写书评

暂无评论

基于门级网表的硬件木马检测技术研究

基于门级网表的硬件木马检测技术研究

引用

作者：房磊电子科技大学

学位级别：硕士

随着集成电路的发展以及集成电路设计和生产的全球化,集成电路本身的安全问题引起了广泛的关注,目前已经发生了多起由于集成电路安全问题而影响到国家安全的案例,因此非常有必要对集成电路中可能存在的硬件木马电路进行检测。硬件木马... 详细信息

随着集成电路的发展以及集成电路设计和生产的全球化,集成电路本身的安全问题引起了广泛的关注,目前已经发生了多起由于集成电路安全问题而影响到国家安全的案例,因此非常有必要对集成电路中可能存在的硬件木马电路进行检测。硬件木马能够在RTL设计阶段、DFT设计阶段、布局布线阶段或者芯片最终制造阶段插入,其可能被植入到专用集成电路(ASICs)、商用模块中(COTS)或微处理器中等模块中。我们能够得到这些电路的门级网表,因此本文进行了基于门级网表的硬件木马检测技术的研究,主要内容为:1.根据硬件木马电路的触发电路和执行电路的分类,分析其特征,并完成木马电路的特征提取;然后对待检测电路(CUD)的不同功能模块进行分析,根据其特点确定了基于门级网表的硬件木马检测技术的适用范围;2.在对电路的功能进行分析后,然后根据木马电路的结构特征,完成了对异常端口、异步电路、不可测电路和低翻转率节点等可疑信号的检测;3.根据ATPG的等价性原理,完成可疑信号中等价信号和冗余信号的移除,减少可疑信号的数量;然后根据可疑信号之间的相关性将可疑信号划分为可疑模块,随后根据模块的规模和特征分别通过拓扑或仿真两种方式获得其翻转概率,并通过翻转概率对可疑模块进行评估,进一步降低可疑信号的数量;最后通过对可疑信号进行修正,获取尽可能完整的木马电路;4.通过对网表文件的语义分析,以邻接表的数据结构完成门级网表在内存中的存储,并对时钟网络、复位网络和逻辑网路进行分离,对门级网表电路特征和抽象特征进行分析,确定门级网表数据存储结构。5.完成可疑模块和宿主电路的层次化,并分析可疑模块与宿主电路的连接关系,然后通过可疑模块的仿真和门级网表的电路特征,实现对木马电路的分析和确认;6.将基于门级网表的硬件木马检测技术和流程封装在图形用户界面(GUI)中,提供了一个简洁直观的方式实现门级网表上的硬件木马检测。

关键词：硬件木马检测门级网表可信芯片集成电路

来源：评论

学校读者我要写书评

暂无评论

基于机器学习的门级网表中硬件木马检测与诊断方法研究

基于机器学习的门级网表中硬件木马检测与诊断方法研究

引用

作者：杜茂繁西安电子科技大学

学位级别：硕士

随着集成电路(Integrated Circuit,IC)市场全球化程度与日俱增,越来越多的IC设计者选择使用第三方IC供应商提供的服务完成产品设计。在这一全球化背景下,某些第三方IC供应商是不可靠的,他们可能会在其产品中植入硬件木马(Hardware Troja... 详细信息

随着集成电路(Integrated Circuit,IC)市场全球化程度与日俱增,越来越多的IC设计者选择使用第三方IC供应商提供的服务完成产品设计。在这一全球化背景下,某些第三方IC供应商是不可靠的,他们可能会在其产品中植入硬件木马(Hardware Trojan,HT),从而导致产品损坏或者泄露机密信息等。特别是,这一事实可能给一些重要领域,例如航空航天、移动卫星、证券交易、国防科技等的设施带来致命性的威胁。因此,如何对IC中可能植入的HT进行检测与诊断,以确保IC安全可信成为一个极具挑战性且亟待解决的问题。HT可能在IC开发过程的设计阶段被插入,从而导致不可预期的严重后果。大多数IC高级综合工具都不能同时实现寄存器传输级(Register Transfer Level,RTL)和门级安全保证。为此,本文提出一种新的基于机器学习(Machine Learning,ML)的HT检测和诊断方法,用于识别在设计阶段被恶意植入的集中式和分布式HT。本文主要研究内容如下:(1)针对已有HT静态检测方法存在的特征向量长度过长、检测准确率较低、且无法诊断HT植入位置等问题,本文提出了一种基于ML的门级网表中HT检测与诊断方法,通过将原始电路划分成n个扇区,重新定义并提取每个扇区的5个HT相关特征来构造该扇区的5维特征向量;然后,利用支持向量机(Support Vector Machine,SVM)方法对这n个5维特征向量进行训练,得到训练后SVM模型;最后,利用ISCAS-85基准测试电路验证所得训练模型的效果。实验结果表明,利用本文所提方法进行HT检测时的平均准确率可以达到81.6%,在保证较低误判率的同时,根据分类结果报告HT可能的植入位置。与现有基于ML的HT检测方法相比,本文所提方法的检测准确率提高了约5%。(2)针对上述基于SVM的HT检测与诊断方法存在仅对组合电路有效、无法识别HT类型和精确诊断HT所在区域的问题,本文提出了一种基于多分类ML的门级网表中HT检测与诊断方法。该方法首先增加2个时序电路相关的HT特征,并对HT可能植入方式进行深入分析;然后,对原始电路门级网表进行扇区划分,提取各个扇区的7个HT相关特征;接着,分别利用K邻近(k-Nearest Neighbor,KNN)、决策树(Decision Tree,DT)和朴素贝叶斯(Naive Bayesian,NB)算法对其进行训练,得到训练后多分类ML模型;最后,利用ISCAS-85和ISCAS-89基准测试电路验证所得训练模型的效果。实验结果表明,利用本文所提方法可显著增强对时序电路中HT检测的敏感度,准确率达到97.7%。同时,能够根据分类结果细粒度地报告HT可能的植入位置,进一步提高HT诊断精度。

关键词：硬件木马门级网表机器学习特征提取检测与诊断

来源：评论

学校读者我要写书评

暂无评论

基于深层图注意力网络的门级网表组件识别研究

基于深层图注意力网络的门级网表组件识别研究

引用

作者：汤湘波南昌大学

学位级别：硕士

集成电路(Integrated Circuit,IC)是现代社会发展的核心力量之一。IC的制作涉及全球多个实体,第三方供应商可能会窃取IC的知识产权,或者在IC中植入硬件木马,给IC设计公司造成经济损失并给用户带来潜在风险。对门级网表进行识别可深入分... 详细信息

集成电路(Integrated Circuit,IC)是现代社会发展的核心力量之一。IC的制作涉及全球多个实体,第三方供应商可能会窃取IC的知识产权,或者在IC中植入硬件木马,给IC设计公司造成经济损失并给用户带来潜在风险。对门级网表进行识别可深入分析电路结构和功能,是硬件安全和形式化验证等多类方法的关键步骤。传统门级网表识别方法中有着耗时且不能识别库中变体的缺陷,而基于传统机器学习的识别方法中存在着网表转换导致的电路信息丢失和不能识别互连网表的局限性。针对上述问题,本文提出了基于图神经网络的门级网表组件识别方法,主要研究内容如下:(1)设计特征提取方法Vec2gate。针对现有门级网表到图转换过程中电路信息丢失的问题,本文提出了一种新的特征提取方法Vec2gate。Vec2gate从端口信息、结构信息、入度门信息、出度门信息和自身门信息5个方面为图中每一个节点提取特征。这些特征能充分保留电路的结构和功能信息,为图神经网络模型提供高质量的门级网表数据,提升识别效果。(2)构建深层图注意力网络模型。首先,通过对门级网表数据的详细分析,本文提出使用Sha Dow＿GNN中解耦图神经网络深度和范围的思想来构建深层的图神经网络模型。然后,为了增强深层图神经网络的表现能力,本文进行详尽的实验分析,确定了图神经网络的具体结构和传播层架构,并最终构建了深层图注意力网络模型。最后,针对深层图注意力网络模型中存在过拟合和浅层信息被覆盖的问题,本文在GNNs上结合JK-Net和Drop Edge算法来解决。(3)Vec2gate和深层图注意网络模型的实验设计与分析。针对本文提出的特征提取方法Vec2gate和深层图注意力网络模型设计较为全面的对比实验与分析,验证本文提出的方法在多个指标上均优于现有的方法。在5个不同规模的门级网表数据集上的实验结果显示,Vec2gate比现有的特征提取方法在MicroF1和Macro-F1指标上平均提升2.57%和4.95%,本文方法比现有的网表识别方法在Micro-F1和Macro-F1指标上平均提升6.47%和13.29%,本文方法在5个数据集上的平均Micro-F1和Macro-F1分别达到了99.59%和98.86%。

关键词：图神经网络门级网表硬件安全形式化验证

来源：评论

学校读者我要写书评

暂无评论

基于门级网表的并行仿真加速系统研究与实现

基于门级网表的并行仿真加速系统研究与实现

引用

作者：彭鑫南昌大学

学位级别：硕士

电子设计自动化(Electronic design automation,EDA)是广泛应用于整个集成电路产业链的基础性工具软件系统,和装备、材料并列为集成电路产业的三大战略基础支柱,直接影响芯片的性能、质量、生产效率以及成本。门级仿真验证作为EDA软件... 详细信息

电子设计自动化(Electronic design automation,EDA)是广泛应用于整个集成电路产业链的基础性工具软件系统,和装备、材料并列为集成电路产业的三大战略基础支柱,直接影响芯片的性能、质量、生产效率以及成本。门级仿真验证作为EDA软件全流程中的核心一环,直接决定着大规模集成电路芯片设计周期的长短。针对传统门级仿真验证中存在的门级网表语法解析不足,仿真验证周期过长等问题,本文提出了一种基于语义有向图数字电路门级并行仿真加速方法,并在多核处理器(Central processing unit,CPU)实验平台上实现了数倍并行加速。本文还通过多组实验进一步探讨了影响门级仿真并行加速效果的主要因素,为深度挖掘并行加速潜能提供了理论与实验数据支撑。本文的主要研究工作具体如下:首先,对门级并行仿真加速理论和相关工作进行综述,明确了现有门级仿真在门级网表语法解析及并行仿真方案选择上的不足。门级网表语法解析方面,本文阐述了词法解析、语法解析,解析结果存储三个步骤的理论方法,对各个步骤中的已有经典工作进行分析,指出其不足。并行仿真方案选择上,本文以硬件架构为区分,分别阐述了不同门级并行仿真方案在基于CPU,图形处理器(Graphics processing unit,GPU)硬件架构下的实现,并总结出了不同方案中限制并行加速的共通难点,为后文的语义转译及并行仿真器设计奠定理论基础。其次,设计了门级网表语义转译器和语义有向图并行仿真器两大部分,实现了门级网表并行仿真加速系统。语义转译器设计思路是通过研究门级网表硬件描述语言与门级仿真之间映射关系提出了语义转译的概念。即以门级仿真为导向在语义层面对门级网表中电路信息进行解析,将其转译为含门级语义信息的有向图,解决了现有语法层面上对门级网表解析存在的工作量大、结果完备性不足、冗余度过高等问题。同时本文还对语义转译后结果进行了通用结构化表征处理,避免了因门级网表解析结果形式上不统一无法进行通用的缺陷。并行仿真器的设计遵循了门级网表原生内在并行逻辑,提出了一种新型事件驱动并行仿真算法,确保了并行仿真加速方案的可扩展性。最后,本文基于标准电路集及常用门级IP模块构建了实验电路数据集。通过测试在多核CPU实验平台上实现了百万级门规模的数倍并行加速,且本系统对于未来更大规模的门级网表仿真验证具备可扩展性。通过改变电路规模大小,并行线程数等多种因变量,探讨了影响并行加速效果的主要因素,为进一步寻找针对不同条件下的门级并行仿真提供最优策略解。

关键词：门级网表语义转译并行仿真电路数据集

来源：评论

学校读者我要写书评

暂无评论

基于门级网表的硬件木马智能诊断方法研究

基于门级网表的硬件木马智能诊断方法研究

引用

作者：文宁电子科技大学

学位级别：硕士

随着世界的信息化发展,集成电路(Integrated circuit,IC)已经成为现代社会不可或缺的重要组成部分。为了尽可能的减少集成电路的生产成本,集成电路的设计、制造、组装等阶段被不同的第三方工厂承包,这为攻击者在集成电路中植入硬件木马... 详细信息

随着世界的信息化发展,集成电路(Integrated circuit,IC)已经成为现代社会不可或缺的重要组成部分。为了尽可能的减少集成电路的生产成本,集成电路的设计、制造、组装等阶段被不同的第三方工厂承包,这为攻击者在集成电路中植入硬件木马提供了便利。集成电路的安全问题引发了人们的广泛关注,但是目前尚不存在一套较好的工具,可以定位并删除电路设计中的硬件木马。文本以门级网表为研究对象,检测文本网表中是否存在硬件木马,并根据网表拓扑结构删除网表中的硬件木马。本文的主要研究工作如下:(1)介绍了硬件木马的基本概念和结构,阐述了硬件木马在门级网表层的表现形式,总结了硬件木马的属性和分类,分析了几种现在主流的硬件木马检测方法并对比了各个检测方法的优缺点。(2)研究了一种基于门级网表的无监督硬件木马检测算法。针对门级网表中的硬件木马,设计了一种无监督聚类硬件木马检测方法来区分木马网表和普通网表。该方法包括构建有向图模型、特征提取、节点聚类和类别判断四个步骤,使用该方法能够提取出木马网表中的可疑节点集。其中有向图模型用于快速访问节点对象,节点聚类分别使用了K-Means和DBSCAN两种聚类算法。我们使用实验验证该方法的木马检测效果,结果表明,该方法可以100%地区分木马网表和普通网表。节点聚类算法K-Means和DBSCAN木马检测效果相当,但K-Means时间开销较小。(3)设计了一种基于可疑节点集的硬件木马诊断方法。针对上述硬件木马检测方法中提取出的可疑节点集,设计了一种可完全剔除门级网表中硬件木马的方法。该方法首先将离散的节点映射为逻辑单元,然后利用网表拓扑结构定位硬件木马位置,最后根据SCOAP可控性值,消除逻辑单元输入冗余项来剔除门级网表中硬件木马。最后使用Trust-Hub中的测试基准来验证该方法的正确性。实验结果显示,该方法能够在不影响网表正常结构的情况下完全地删除木马结构。

关键词：硬件木马无监督门级网表剔除木马

来源：评论

学校读者我要写书评

暂无评论

基于机器学习的门级网表硬件木马检测

基于机器学习的门级网表硬件木马检测

引用

作者：李莉云兰州交通大学

学位级别：硕士

随着现代化和自动化的发展,集成电路(Integrated Circuit)在系统的控制和运行中已成为一个至关重要的组成部分。近年来,半导体行业积极采用无晶圆厂芯片制造模式,即通过第三方供应商制造设计,攻击者会利用这个漏洞,在芯片中植入硬件木马... 详细信息

随着现代化和自动化的发展,集成电路(Integrated Circuit)在系统的控制和运行中已成为一个至关重要的组成部分。近年来,半导体行业积极采用无晶圆厂芯片制造模式,即通过第三方供应商制造设计,攻击者会利用这个漏洞,在芯片中植入硬件木马,破坏芯片的安全。且这种方法植入方式具有隐蔽性和侵入性,因此很难保证制造的芯片产品是100%安全的。在此背景下,如何保障底层硬件的安全不遭受损害成为热点话题,越来越多的研究学者开始投入到硬件木马的研究中,并且提出了许多检测方法,主要包括破坏性工程、边信道分析、逻辑激活等检测方法。但这些检测方法都存在缺陷,如对大规模的电路检测效果不理想、对检测设备要求极高、容易受到一些工艺噪声的影响、需要原始电路作为对比等。本文针对常规硬件木马检测方法中存在的问题,将硬件电路中门级网表的线网特征与不同的机器学习分类方法相结合,提出基于机器学习的门级网表硬件木马检测方法。该方法根据线网特征对电路中的正常线网和木马线网进行分类,将检测待测电路中硬件木马的问题转变为对待测电路中线网的二分类问题。首先将硬件木马的检测重点放在门级网表阶段,选用不同基准测试电路,通过分析电路中木马线网和正常线网之间不同的特征,提取出特征数据集。然后根据数据集的规模大小,采用不同的机器学习方法。最终根据特征数据集训练分类模型,对需要检测电路的线网进行分类,达到检测硬件木马的目的。实验结果表明,通过将硬件木马线网特征与机器学习方法相结合,能较好地检测出硬件木马,且提高了线网的识别准确率。论文的研究内容为以下三个方面:(1)阐述硬件木马的相关概念、基本结构及主要分类;研究常规的硬件木马检测方法,并对每种检测方法的优缺点进行归纳总结;分析集成电路在门级网表阶段硬件木马电路和正常电路的不同线网特征,确定研究方向。(2)针对小样本电路数据,提出了一种基于粒子群优化支持向量机(Particle Swarm Optimization-Support Vector Machine)算法的检测方法。首先根据选用的基准电路,对木马电路和正常电路的线网特征进行分析,提取出8维特征向量,然后利用SMOTE(Synthetic Minority Oversampling Technique)过采样算法对提取的特征数据集进行预处理,改善数据集类别不平衡问题,接着用PSO优化算法寻找SVM的最优参数,以获得较高的识别准确率,最后利用该分类器检测待测电路,识别硬件木马。最终实验结果表明,使用粒子群优化支持向量机算法能够较好解决小数据样本中硬件木马的识别问题,改善了整体电路线网的识别正确率。(3)针对大规模电路数据,提出基于深度森林(Deep Forest)算法的检测方法。首先根据选用基准电路门级网表特征,增加线网特征,提取出9维特征向量,然后增加多粒度扫描过程,使用不同的滑动窗口对输入的线网特征进行提取,产生不同维度的特征实例增强线网特征之间的相关性,并将最终滑动窗口输出的特征向量作为级联森林的输入向量。在级联森林中,通过多个不同类型的森林分类器对输入特征向量的特征信息充分学习,提高模型的整体性能。最终实验结果表明,使用深度森林算法能够较好解决大数据样本中硬件木马的检测问题,改善了整体电路线网的检测准确率。

关键词：集成电路硬件木马检测门级网表支持向量机深度森林

来源：评论

学校读者我要写书评

暂无评论

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案：

请选择收藏分类：

通借通还

建议与咨询 留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案： 新增检索档案 确定 取消

请选择收藏分类： 新增自定义分类 确定 取消

通借通还

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

请选择保存的检索档案：

请选择收藏分类：