模数转换器是连接模拟世界与数字世界的纽带,特别在当下,数字系统和模拟系统已经覆盖了生活的方方面面。高速移动通信、无线网络以及军事雷达等领域对数据的传输和处理速度要求越来越快,这对系统中模数转换器的速度要求也越来越高。流水线折叠插值a/d转换器继承了快闪型a/d转换器速度快的优势,突破了快闪型a/d转换器精度上的瓶颈,成为近年来高速中等精度a/d转换器的研究热点。本文首先对折叠插值a/d转换器的基本原理以及常用的架构做了简要介绍,在了解折叠插值a/d转换器基本原理基础上,研究并设计单通道采样速率达到1GS/s精度为8位的折叠插值a/d转换器,研究影响其速度的关键因素。为了达到1GS/s的高采样速率,首先从系统架构方面进行考虑:采用并联和级联混合的折叠结构,降低倍频效应对电路带宽的影响;采用消除粗量化通道的流水线折叠插值架构,在每级折叠器之后插入采样保持电路形成分布式采样保持电路结构,使每级可以并行的处理信号;采用5级流水线级联插值架构来实现8位精度要求。根据构造的折叠插值a/d转换器架构参数,利用Matlab&Simulink实现了折叠插值a/d转换器的模型建立,从功能上说明理论分析的可行性并指导实际电路的设计。其次,在电路层面上进行考虑:采用最小的折叠系数,并对传统的折叠器结构作了改进,提高折叠器带宽;采用高速的预放大锁存比较器结构降低转换时间,同时采用分布式的比较器,减少了比较器数量。本设计采用TSMC 0.18 um CMOS工艺,最终实现单通道采样速率为1GS/s精度为8位的折叠插值a/d转换器。在输入信号为正弦波,峰峰值为800mV,共模电压为1.25V,电源电压为2V,采样频率为1GS/s的条件下,当输入信号频率为13.67MHz时,电路仿真结果为无杂散动态范围(SFdR)为62.44dB,总谐波失真(THd)为-65.58dB,有效位数(ENOB)为7.94Bits;当输入信号频率为486.32MHz时,电路仿真结果为SFdR为59.7dB,THd为-66.7dB,ENOB为7.46Bits。
暂无评论