检索结果-内蒙古大学图书馆

MIPS的流水线技术和基于流水线的乘法器设计

引用

江西科学 2004年第5期22卷 361-365页

作者：陈岚万国春江西科技师范学院应用物理系江西南昌330013

在booth算法的基础上,结合微处理器中流水线的结构,提出了1种改进的booth乘法器,以适合全定制版的设计,有效地减小版图的面积、简化了电路的设计,并降低了芯片的功耗。

关键词：乘法器 booth算法流水线电路设计

来源：评论

学校读者我要写书评

暂无评论

一种改进的Wallace树型乘法器的设计

引用

电子设计应用 2006年第8期 113-116页

作者：赵忠民林正浩同济大学微电子中心

本文针对典型32位乘法,对booth算法产生的部分积重新合理分组,采用CSA和4-2压缩器的混合电路结构,对传统的Wallace树型乘法器进行改进,提出一种高速的树型乘法器结构。该结构与传统Wallace树型乘法器相比,具有更小的延时、更规整的布局... 详细信息

本文针对典型32位乘法,对booth算法产生的部分积重新合理分组,采用CSA和4-2压缩器的混合电路结构,对传统的Wallace树型乘法器进行改进,提出一种高速的树型乘法器结构。该结构与传统Wallace树型乘法器相比,具有更小的延时、更规整的布局和更规则的布线,使其易于VLSI实现。

关键词： booth算法 Wallace树 CSA 4-2压缩器树型乘法器

来源：评论

学校读者我要写书评

暂无评论

16×16并行乘法器的设计与实现

16×16并行乘法器的设计与实现

引用

中国第二十届电路与系统学术年会暨2007年港澳内地电子信息学术研讨会

作者：张瑾黄世震林伟福建省微电子集成电路重点实验室福州大学物信学院福建福州 350002 福建省微电子集成电路重点实验室福州大学物信学院福建福州 350002

本文介绍了一种16×16有符号和无符号乘法的设汁,采用了改进型的booth算法减少部分积的数目,综合采用CSA和4-2压缩器,改进了传统的WT(Wallace Tree)乘法器,该结构比WT相比节省了器件的使用,减少的设计的级数。在最后一级的加法运算... 详细信息

本文介绍了一种16×16有符号和无符号乘法的设汁,采用了改进型的booth算法减少部分积的数目,综合采用CSA和4-2压缩器,改进了传统的WT(Wallace Tree)乘法器,该结构比WT相比节省了器件的使用,减少的设计的级数。在最后一级的加法运算时采用了速度较快的CLA,提高了整个设计的速度。

关键词：乘法器 booth算法结构设计

来源：评论

学校读者我要写书评

暂无评论

一种高效32位乘法和乘加指令的实现算法

一种高效32位乘法和乘加指令的实现算法

引用

2001嵌入式系统及单片机国际学术交流会

作者：田泽于敦山仇玉林中科院微电子中心(北京) 北京大学微电子所(北京)

本文研究了用32×8乘法器完成32×32乘法和乘加指令的实现算法.32×32乘法由4次32×8乘法器完成.文中将32×8乘法器计算出的结果作为下一次32×8乘法计算的部分积来完成4次32×8乘法结果的累加操作,减小了... 详细信息

本文研究了用32×8乘法器完成32×32乘法和乘加指令的实现算法.32×32乘法由4次32×8乘法器完成.文中将32×8乘法器计算出的结果作为下一次32×8乘法计算的部分积来完成4次32×8乘法结果的累加操作,减小了硬件开销.

关键词：乘法指令乘法器 booth算法 ARM7TDMI 数字信号处理器微处理器

来源：评论

学校读者我要写书评

暂无评论

SOC系统FIR插值滤波器设计

SOC系统FIR插值滤波器设计

引用

第十九届计算机工程与工艺年会暨第五届微处理器技术论坛

作者：吕朝邢座程董永旺危乐国防科学技术大学

FIR滤波器是数字信号处理中最基本的元件,它可以在保证任意幅频特性的同时具有严格的线性相频特性。FIR滤波器原理是输入序列与系数序列做卷积运算,主要结构就是一串移位寄存器和乘累加部件,性能主要取决于乘法器。针对乘法器进行改进... 详细信息

FIR滤波器是数字信号处理中最基本的元件,它可以在保证任意幅频特性的同时具有严格的线性相频特性。FIR滤波器原理是输入序列与系数序列做卷积运算,主要结构就是一串移位寄存器和乘累加部件,性能主要取决于乘法器。针对乘法器进行改进可以对滤波器的性能产生很大的提升。在SOC系统中通过用户接口逻辑将自己设计添加到嵌入式系统,系统为用户设计逻辑分配地址空间,即是一个输入输出缓存区,滤波器通过这两个缓存区与处理器交换数据。本嵌入式处理器采用的处理器是microblaze软核,基于AXI总线,AXI总线是基于地址映射的总线,通过AXI总线可以寻址所设计FIR滤波器的缓存区。数据的搬运控制由嵌入式系统的软件部分完成,用C程序通过写地址操作控制待处理数据到滤波器输入缓存,处理完毕后C程序再从输出缓存读出数据,或者将处理后的数据搬运到需要数据的下一级。

关键词：内插卷积乘法器 booth算法嵌入式系统总线缓存区

来源：评论

学校读者我要写书评

暂无评论

伪运算在乘法器设计中的应用

伪运算在乘法器设计中的应用

引用

第十一届计算机工程与工艺全国学术年会

作者：陈芳园沈立戴葵刘芸国防科技大学计算机学院长沙 410073

针对64位乘法,本文提出了booth算法部分积产生规则控制通路的伪1变换策略来降低延迟,还针对传统的Wallace树型乘法器进行改进优化,引入了预伪加的方法,不仅减少了延迟,也降低了电路复杂性。结合流水线设计技术,这种改进的设计方案能够... 详细信息

针对64位乘法,本文提出了booth算法部分积产生规则控制通路的伪1变换策略来降低延迟,还针对传统的Wallace树型乘法器进行改进优化,引入了预伪加的方法,不仅减少了延迟,也降低了电路复杂性。结合流水线设计技术,这种改进的设计方案能够在单周期内完成单精度或双精度浮点乘法,满足了快速三维图形计算、高速浮点处理单元对性能的较高要求。

关键词：伪运算 booth算法 Wallace树乘法器三维图形

来源：评论

学校读者我要写书评

暂无评论

一种高速滤波器结构的硬件实现

一种高速滤波器结构的硬件实现

引用

全国第三届DSP应用技术、第九届信号与信息处理联合学术会议

作者：文开霞李哲英北京交通大学北京100044 北京联合大学信息技术研究所北京100083

本文提出了一种新型的基于流水线的高速滤波器算法硬件结构,该结构由多个独立宏单元组成,并由一个时序控制器统一控制.在每个宏单元运算中运用了一种改进型的并行算法--booth算法,从而实现信号的高速处理.本文用VHDL语言实现了单个宏单... 详细信息

本文提出了一种新型的基于流水线的高速滤波器算法硬件结构,该结构由多个独立宏单元组成,并由一个时序控制器统一控制.在每个宏单元运算中运用了一种改进型的并行算法--booth算法,从而实现信号的高速处理.本文用VHDL语言实现了单个宏单元的功能,并设计了硬件结构,使其能够在FPGA中实现.

关键词：流水线 booth算法 VHDL FPGA 高速滤波器时序控制器

来源：评论

学校读者我要写书评

暂无评论

“计算机组成原理”课程中高速除法知识的探讨

“计算机组成原理”课程中高速除法知识的探讨

引用

中国电子教育学会高等教育分会2010年学术年会

作者：陈智勇桂林电子科技大学计算机科学与工程学院

以"计算机组成原理"课程的课堂教学知识为研究对象,指出在补码高速除法知识部分现行教材不够充分的问题,对补码阵列除法的运算规则和运算器结构等知识进行了探讨,并举实例验证了所述内容的正确性。多年课堂教学的实践结果证明... 详细信息

以"计算机组成原理"课程的课堂教学知识为研究对象,指出在补码高速除法知识部分现行教材不够充分的问题,对补码阵列除法的运算规则和运算器结构等知识进行了探讨,并举实例验证了所述内容的正确性。多年课堂教学的实践结果证明,这对学生全面理解运算器的补码加减乘除高速运算有很大的帮助。

关键词：高速除法 booth算法阵列除法器

来源：评论

学校读者我要写书评

暂无评论

一种快速大数乘法器的设计方法——大数乘法的高速实现

引用

红河学院学报 2009年第2期7卷 51-55页

作者：丁顺全杨永福红河学院工学院云南蒙自661100

本文介绍了大数乘法器的一种高速实现算法,采用了booth算法和Wallace Tree算法,通过减少部分积,并把大数加法拆分为32位的加法来实现对于大数乘法的高速运算.其核心的数据通路仅有一个16位的乘法器和一个32位的加法器组成,真正实现了以&... 详细信息

本文介绍了大数乘法器的一种高速实现算法,采用了booth算法和Wallace Tree算法,通过减少部分积,并把大数加法拆分为32位的加法来实现对于大数乘法的高速运算.其核心的数据通路仅有一个16位的乘法器和一个32位的加法器组成,真正实现了以"小"资源实现了"大"运算.

关键词：大数乘法器 booth算法 Wallace算法

来源：评论

学校读者我要写书评

暂无评论

基于FPGA的高速FIR数字滤波器的设计

引用

现代电子技术 2007年第15期30卷 184-187页

作者：王心焕浙江大学信息工程学院浙江杭州310029

采用了分布式算法、booth算法、Wallace树和超前进位加法器、进位选择加法器结构,以及流水线技术,基于FPGA进行了高速FIR数字滤波器的设计。以低通FIR数字滤波器为例,利用Matlab辅助滤波器设计并做了频谱特性的验证,在ISE软件上进行了... 详细信息

采用了分布式算法、booth算法、Wallace树和超前进位加法器、进位选择加法器结构,以及流水线技术,基于FPGA进行了高速FIR数字滤波器的设计。以低通FIR数字滤波器为例,利用Matlab辅助滤波器设计并做了频谱特性的验证,在ISE软件上进行了功能仿真、时序仿真和综合,并给出了综合的电路框图、资源使用情况以及最高工作频率。通过运用多种优秀的快速算法及流水线技术,可以打破FPGA中缺乏实现乘累加运算有效结构的缺点,实现高速FIR数字滤波器的设计,使FPGA在数字信号处理方面有长足发展。

关键词：分布式算法 booth算法 Wallace树超前进位加法器进位选择加法器流水线技术 ISE

来源：评论

学校读者我要写书评

暂无评论

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案：

请选择收藏分类：

通借通还

建议与咨询 留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案： 新增检索档案 确定 取消

请选择收藏分类： 新增自定义分类 确定 取消

通借通还

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

请选择保存的检索档案：

请选择收藏分类：