咨询与建议

限定检索结果

文献类型

  • 1 篇 会议

馆藏范围

  • 1 篇 电子文献
  • 0 种 纸本馆藏

日期分布

学科分类号

  • 1 篇 工学
    • 1 篇 电气工程
    • 1 篇 电子科学与技术(可...
    • 1 篇 信息与通信工程

主题

  • 1 篇 ira code decoder...
  • 1 篇 irregular repeat...
  • 1 篇 hardware optimiz...
  • 1 篇 low density pari...
  • 1 篇 parity check cod...
  • 1 篇 0.13 micron
  • 1 篇 encoder
  • 1 篇 low-density pari...
  • 1 篇 decoding
  • 1 篇 ldpc codes
  • 1 篇 codes
  • 1 篇 linear-time enco...
  • 1 篇 achievable throu...
  • 1 篇 channel coding
  • 1 篇 implementation a...

机构

  • 1 篇 univ kaiserslaut...

作者

  • 1 篇 wehn n
  • 1 篇 kienle f

语言

  • 1 篇 英文
检索条件"主题词=IRA code decoder hardware implementation"
1 条 记 录,以下是1-10 订阅
排序:
Efficient hardware realization of ira code decoders
Efficient hardware realization of IRA code decoders
收藏 引用
IEEE Workshop on Signal Processing Systems Design and implementation
作者: Kienle, F Wehn, N Univ Kaiserslautern Microelect Syst Design Res Grp D-67663 Kaiserslautern Germany
Channel coding is an important building block in communication systems since it ensures the quality of service. Irregular Repeat-Accumulate (ira) codes belong to the class of Low-Density Parity-Check (LDPC) codes and ... 详细信息
来源: 评论