Turbo码由于其优异的纠错能力,在无线通信系统中引起了广泛的关注,成为信道编码技术研究的重点内容。目前,Turbo码已经在卫星通信、深海通信、军事通信与工业物联网中得到广泛应用,并且已被第四代移动通信系统所采用。在采用Turbo码的无线通信应用中,译码器被认为是信号接收终端功耗的主要瓶颈。在译码器的硬件实现时,由于译码算法自身特殊的属性,译码器有一半以上的功耗主要用于对状态度量缓存(State Metric Cache,SMC)的访问。因此,为满足高性能低功耗无线通信的要求,设计一种降低SMC容量的低功耗Turbo码译码器成为重要的研究内容。本文以LTE-Advanced标准中的Turbo码作为研究对象,首先对Turbo码的编译码原理进行了简要的介绍,对最大后验概率(Maximum A Posteriori,map)算法和它的改进算法做了详细的推导和复杂度分析;并通过仿真分析了不同的译码算法对Turbo码译码性能的影响,为接下来译码算法的选择提供了理论基础。接着,研究了基于反向重算的Turbo码译码器结构设计方案。反向译码方案是在雅可比函数进行修正的基础上,通过在传统的Turbo码译码器结构中插入一个反向重算模块,来减少对前向状态度量的存储,从而降低对SMC容量的使用。结果表明,该译码器结构设计使得SMC容量相对于传统的译码器结构降低了50%。然后,受到反向重算设计思想的启发,为了进一步降低SMC容量,本文提出一种对前向状态度量进行线性估算的Turbo码译码器结构设计方案。该方案通过对前向状态度量进行分段线性处理代替对所有状态度量的存储,使得SMC容量降低了55%。在上述的两种Turbo码译码器结构设计中,虽然都通过减少对SMC容量的使用达到降低译码器功耗的目的,但是SMC容量均有进一步降低的空间,并且基于线性估算方案的译码器结构设计,由于对状态度量进行过度压缩处理,使得译码性能变差。因此,本文结合变换法和反向计算的设计思路,提出了一种对状态度量进行线性估算和反向重算的设计方案。在传统的译码器结构中插入增量计算模块和线性估算模块,用于对一半的前向状态度量进行线性处理后存储;而插入的反向重算模块是通过线性恢复后的前向状态度量完成另一半前向状态度量的反向重算。本文所提出的译码器结构方案使得SMC容量的使用降低了65%,误码率(Bit Error Rate,BER)和误包率(Packet Error Rate,PER)性能与对数域最大后验概率(Maximum A Posterior Probability Algorithm in logarithmic Domain,log-map)算法基本接近。论文在深入探讨译码器结构设计与性能分析的基础上,最后在QuartusⅡ软件中使用Verilog硬件描述语言(Hardware Description Language,HDL)对译码器各个功能模块进行编程实现,采用PowerPlay Early Power Estimator进行功耗测试,并分析了整个译码器结构的资源使用情况和功耗。较传统的译码器结构相比,该译码器结构的总的内存量下降了35.62%;并且在25MHz、50MHz、75MHz、100MHz、125MHz频率下,动态的存储容量功耗均下降50%左右,而总功耗分别降低了4.97%、8.78%、11.93%、14.18%、14.65%。结果表明,该译码器结构的功耗得到了有效的降低。
双二元卷积Turbo码(DB CTC)的非二进制编码使得译码复杂度增加,限制了其在某些实际通信工程中的使用。在最大后验概率(map)译码算法的基础上,提出了一种优化算法,将译码的存储量和计算量降为原来的1/4。仿真结果表明:在不同编码长度和码率的情况下,优化算法与原算法性能相当;在误码率为10-5的条件下,两者的Eb/N0差异同样不大于0.1 d B。
暂无评论