检索结果-内蒙古大学图书馆

您好，读者！请登录

内蒙古大学图书馆

首页
概况
党建
资源
服务
科研支持
- 论文收录引用证明
- 科技查新
知识产权
档案馆
帮助

咨询与建议

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

您的常用邮箱：*

您的手机号码：*

问题描述：

当前已输入0个字，您还可以输入200个字

全部搜索
期刊论文
图书
学位论文
标准
纸本馆藏
外文资源发现
数据库导航
超星发现

高级检索

时间限定

出版年份：

文献类型

图书期刊文献学位论文多媒体

馆藏选择

电子馆藏纸本馆藏

核心期刊

全部期刊 SCI 收录期刊 SSCI 收录期刊 EI 收录期刊 CSCD 收录期刊 CSSCI 收录期刊

语言

中文英文

文献类型

期刊文献图书学位论文标准纸本馆藏

帮助

文字说明：

T=题名（书名、题名），A=作者（责任者），K=主题词，P=出版物名称，PU=出版社名称，O=机构（作者单位、学位授予单位、专利申请人），L=中图分类号，C=学科分类号，U=全部字段，Y=年（出版发行年、学位年度、标准发布年）

检索规则说明：

AND代表“并且”；OR代表“或者”；NOT代表“不包含”；(注意必须大写,运算符两边需空一格)

检索范例：

范例一：(K=图书馆学 OR K=情报学) AND A=范并思 AND Y=1982-2016
范例二：P=计算机应用与软件 AND (U=C++ OR U=Basic) NOT K=Visual AND Y=2011-2016

分类表

所选分类

>> <<

限定检索结果

文献类型

1 篇 会议

馆藏范围

1 篇 电子文献
0 种 纸本馆藏

日期分布

学科分类号

1 篇 工学
- 1 篇 电气工程

主题

1 篇 low power
1 篇 variable stage
1 篇 adders
1 篇 parallel prefix ...
1 篇 hybrid structure

机构

1 篇 amrita vishwa vi...

作者

1 篇 ramesh s. r.
1 篇 nithya j.

语言

1 篇 英文

检索条件"主题词=Parallel prefix architecture,architecture"

共 1 条记录，以下是1-10 订阅

全选清除本页清除全部题录导出标记到"检索档案"

详细简洁

排序：

Design of Delay Efficient Hybrid Adder for High Speed Applications 5

Design of Delay Efficient Hybrid Adder for High Speed Applic...

引用

5th International Conference on Advanced Computing and Communication Systems (ICACCS)

作者： Nithya, J. Ramesh, S. R. Amrita Vishwa Vidyapeetham Amrita Sch Engn Dept Elect & Commun Engn Coimbatore Tamil Nadu India

ISBN: (纸本)9781538695333

Complex processor system design is partitioned into smaller sub-systems. These subsystems consist of circuits such as the adder, subtractor, multiplier, and functional units. Adders are the elementary building block in these arithmetic subsystems. Arithmetical and Logical Unit (ALU) is an essential component in CPU. Processing speed in CPU depends upon the time taken for processing a data. In the critical path of arithmetic subsystems, the main components are adders. The important metric for measuring the quality of adders is the critical-path delay, number of logic levels and area. Improving the speed without compromising the power is of greater concern. Thus, there is a need for an energy-efficient, low-power, and high-performance architecture. In this paper, a modified approach is presented to address this issue. The design employed utilizes the advantage of parallel prefix architecture (PPA) design for low power applications. Hardware description language (HDL) is used to describe the functionality of the system. To effectively implement this adder we use the concept of "Hybrid Variable Latency" technique. The Performance parameters of the adder are reported using Cadence tool (RTL-Compiler) in 45-nm technology and functionality of the design is validated using Vivado HLS In comparison with the existing techniques, the proposed scheme is relatively faster and also it shows improvement in delay by 7.19% and 15.63% respectively.

关键词： Adders Low power parallel prefix architecture,architecture Hybrid structure Variable stage

来源：评论

学校读者我要写书评

暂无评论

没有更多数据了...

全选清除本页清除全部题录导出标记到“检索档案”

共1页 << < 1 > >>

检索报告对象比较合并检索0

隐藏清空

合并搜索

回到顶部

执行限定条件

内容：

评分：

请选择保存的检索档案：

请选择收藏分类：

订阅名称：

通借通还

温馨提示：

图书名称：

借书校区：

取书校区：

手机号码：

邮箱地址：

一卡通帐号：

电话和邮箱必须正确填写，我们会与您联系确认。

联系人：

所在院系：

联系邮箱：

联系电话：

内蒙古自治区呼和浩特市赛罕区大学西街235号邮编: 010021

建议与咨询 留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案： 新增检索档案 确定 取消

请选择收藏分类： 新增自定义分类 确定 取消

通借通还

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

请选择保存的检索档案：

请选择收藏分类：