检索结果-内蒙古大学图书馆

微电子学 2021年第4期51卷 563-569页

作者：甘朝晖杨骁尚涛张士英武汉科技大学信息科学与工程学院/人工智能学院武汉430081

近年来,科研人员为研究忆阻器的电气特性及其在电路中的应用,建立了多种整数阶忆阻器的verilog-a模型,但分数阶忆阻器的verilog-a模型还未见报道。文章提出了一种分数阶忆阻器的verilog-a模型,对其相关特性进行了分析,总结了参数对忆阻... 详细信息

近年来,科研人员为研究忆阻器的电气特性及其在电路中的应用,建立了多种整数阶忆阻器的verilog-a模型,但分数阶忆阻器的verilog-a模型还未见报道。文章提出了一种分数阶忆阻器的verilog-a模型,对其相关特性进行了分析,总结了参数对忆阻器电气特性影响的规律,并将此模型应用于脉冲宽度调制(PWM)电路中,通过改变分数阶阶次来调整PWM电路的占空比。实验结果证明了分数阶忆阻器verilog-a模型的正确性和实用性。

关键词：分数阶忆阻器脉冲宽度调制 verilog-a模型

来源：评论

学校读者我要写书评

暂无评论

分数阶忆阻器的verilog-a模型及其在神经网络硬件实现中的研究

分数阶忆阻器的Verilog-A模型及其在神经网络硬件实现中的研究

引用

作者：杨骁武汉科技大学

学位级别：硕士

忆阻器是继电阻、电容、电感之后的第四种基本电路元件,表征的是电荷与磁通之间的关系。近年来,研究人员已经建立了多种整数阶忆阻器的verilog-a模型,并研究了整数阶忆阻器模型在电路中的相关应用。但关于分数阶忆阻器的verilog-a模型... 详细信息

忆阻器是继电阻、电容、电感之后的第四种基本电路元件,表征的是电荷与磁通之间的关系。近年来,研究人员已经建立了多种整数阶忆阻器的verilog-a模型,并研究了整数阶忆阻器模型在电路中的相关应用。但关于分数阶忆阻器的verilog-a模型及其应用的研究还比较少。本文在深入研究了分数阶忆阻器数学模型的基础上,提出了一种分数阶忆阻器的verilog-a模型并对其相关特性进行了分析,通过仿真实验验证了该模型的正确性,总结了分数阶阶次和窗函数控制参数对忆阻器电气特性的影响规律,并将此模型应用于脉冲宽度调制(PWM)电路中,通过改变分数阶阶次来调整PWM电路的占空比。在此基础上,本文还设计了一种基于分数阶忆阻器的神经突触电路,从电路仿真和理论计算两个方面,验证了该神经突触电路的正确性,并总结了分数阶阶次对神经突触电路突触权值的影响规律。实验结果表明,该神经突触电路可以通过改变分数阶阶次来改变神经突触电路的突触权值。同时,本文基于所提出的神经突触电路,给出了基于分数阶忆阻器的神经网络硬件实现方案,并搭建了一个三层神经网络电路用于模式分类应用中,这对分数阶忆阻器在神经网络硬件实现中的应用具有一定的指导意义。

关键词：分数阶忆阻器 verilog-a模型神经网络硬件实现

来源：评论

学校读者我要写书评

暂无评论

面向电路仿真的verilog--A模型编译优化技术研究

面向电路仿真的Verilog--A模型编译优化技术研究

引用

作者：宫雷雨中国科学院大学

学位级别：硕士

电路仿真技术的发展离不开器件建模的支持，传统的C语言建模耗时费力，因此现在比较先进的器件模型大多采用verilog-A语言来建模。然而要验证一些模型的物理特性、模型的仿真的收敛性和迭代次数等还是需要对verilog-a模型对应的SPICE模... 详细信息

电路仿真技术的发展离不开器件建模的支持，传统的C语言建模耗时费力，因此现在比较先进的器件模型大多采用verilog-A语言来建模。然而要验证一些模型的物理特性、模型的仿真的收敛性和迭代次数等还是需要对verilog-a模型对应的SPICE模型进行研究，这就需要模型编译器的支持。当今国际上专门的模型编译器的发展并不完善，在国内极少有专门针对模型编译器的研究和应用，在国外有一些专门针对模型编译器的应用和研究’譬如ADMS、MCAST、ADMIT等，这些编译器有一个共同的缺点，要么局限于非常简单的模型，要么生成的代码性能有问题。　　本文基于此，以ADMS模型编译器为基础，对verilog-a模型的编译过程中遇到的问题提出解决方案，并对编译进行优化，从而生成与verilog-a模型等价并且完全可以应用于实际生产和研究的C语言SPICE模型。本文的技术贡献点如下:　　1.为了得到可以应用于实际生产和研究的C语言SPICE模型，本文对ADMS编译过程做了优化，实现了Analog函数自动生成、部分语法的自动识别编译、$param_given()内部函数的编译处理以及对verilog-a模型中Noise分析的编译。　　2.研究了将verilog-a模型转化来的SPICE模型对接Ngspice电路仿真器流程，从而来验证生成SPICE模型的效果。　　3.验证了实验生成模型和verilog-a模型是等价的;生成模型和商用仿真软件内部已经支持的模型在仿真效率、迭代次数、仿真精度的误差都在可以接受的范围之内，基本已经达到商用仿真软件内部模型的标准。

关键词：电路仿真 verilog-a模型编译优化代码性能

来源：评论

学校读者我要写书评

暂无评论

基于verilog-A的电容式MEMS加速度计模型

引用

传感技术学报 2008年第6期21卷 942-945页

作者：赵楷熊斌车录锋中国科学院上海微系统与信息技术研究所传感技术联合国家重点实验室上海200050 中国科学院研究生院北京100039

本文分析了传统MEMS电容式加速度计模型的不足,根据三明治结构电容式加速度计的特点,考虑了寄生电容和热机械噪声的影响,建立了用verilog-A硬件描述语言实现的模型。该模型与主流集成电路设计环境相兼容,具有很强的可移植性。模拟验证... 详细信息

本文分析了传统MEMS电容式加速度计模型的不足,根据三明治结构电容式加速度计的特点,考虑了寄生电容和热机械噪声的影响,建立了用verilog-A硬件描述语言实现的模型。该模型与主流集成电路设计环境相兼容,具有很强的可移植性。模拟验证结果表明,该模型如实反映了MEMS电容式加速度计的工作状态,能够为设计单片集成的微弱电容检测电路提供有效的帮助。

关键词： MEMS加速度计 verilog-a模型寄生电容热机械噪声

来源：评论

学校读者我要写书评

暂无评论

基于verilog-A语言的自旋轨道力矩存储及积分电路设计

基于Verilog-A语言的自旋轨道力矩存储及积分电路设计

引用

作者：秦汉章华中科技大学

学位级别：硕士

近年来,信息技术发展日新月异。互联网时代的浪潮还未远去,大数据、人工智能和物联网的新一代信息革命已经蓄势待发了,这带来了对计算技术和存储技术越来越高的要求。磁性随机存储器因为其具有的非易失性、高存储密度、低功耗、高稳定... 详细信息

近年来,信息技术发展日新月异。互联网时代的浪潮还未远去,大数据、人工智能和物联网的新一代信息革命已经蓄势待发了,这带来了对计算技术和存储技术越来越高的要求。磁性随机存储器因为其具有的非易失性、高存储密度、低功耗、高稳定性且与CMOS工艺完全兼容等突出的优点,成为了存储器领域下一代主流存储器的有力争夺者。三星、英特尔等国际存储器领域领先的公司都十分关注这一领域的研究。目前在磁存储器领域,自旋轨道力矩磁性随机存储器是一个非常有潜力的研究方向。基于自旋轨道力矩的磁性随机存储器,相比于上一代的自旋转移力矩磁性随机存储器,具有抗干扰更强,写入速度更快,写入功耗更小等优点。本文对基于自旋轨道力矩的磁隧道结的物理模型进行了研究和分析,得到了其电阻特性和翻转条件,在此基础上使用verilog-A语言建立了基于自旋轨道力矩的磁隧道结的电路行为模型并进行了测试和验证。在保证了模型合理性的前提下,设计了以预充式灵敏放大器为核心的读写电路,完成了一位的磁性随机存储器单元,进行了读写测试,为磁性随机存储器的电路设计提供了参考。另一方面,基于自旋轨道力矩控制磁畴壁移动实现了具有积分功能的模拟器件。首先在理论方面,对积分器原理进行了推导。基于实验数据,使用verilog-a模型建立了模拟器件的算法级模型,并进行了测试。结果表明,当畴壁移动速度与电流严格成正比时,这种器件的积分功能成立。这为自旋轨道力矩在模拟电路领域的应用打开了新的思路。

关键词：自旋轨道力矩磁隧道结磁性随机存储器 verilog-a模型畴壁移动积分器

来源：评论

学校读者我要写书评

暂无评论

模拟电路仿真中verilog--A的导数优化算法

模拟电路仿真中Verilog--A的导数优化算法

引用

作者：段思齐中国科学院大学

学位级别：硕士

随着集成电路整体规模不断扩张，单位面积晶体管数量也快速膨胀，电路仿真中迭代求解电路方程组所花费的时间急速增加，导致电路仿真总体时间越来越长，直接影响到集成电路的设计成本。对于模拟电路仿真软件而言，为了满足设计复杂度不... 详细信息

随着集成电路整体规模不断扩张，单位面积晶体管数量也快速膨胀，电路仿真中迭代求解电路方程组所花费的时间急速增加，导致电路仿真总体时间越来越长，直接影响到集成电路的设计成本。对于模拟电路仿真软件而言，为了满足设计复杂度不断增长的模拟电路，需要不断的提出新的仿真算法来提高仿真性能和容量。通过提升模拟电路仿真软件的仿真容限，可以缩短模拟电路的设计周期，从而设计和验证具有更高复杂度和更高性能的电路。　　从电路仿真算法原理上来讲，模拟电路仿真的核心步骤即为电路方程矩阵的求解。目前大多数电路仿真的优化算法基于矩阵的求解方面。但是经过调研，随着MOS器件析模型变得极度复杂，相应地，基于这种模型的算术运算的时间复杂度和空间复杂度也变得越来越高，在晶体管级仿真中，大约80％的运行时间都用于对器件模型进行估计拟合。由于在电路仿真时，对模型的计算会在每次迭代时都会进行，若电路中包含了复杂的verilog-a模型，模型计算会产生大量的时间开销，从而影响仿真速度。　　针对上述问题，本文提出了verilog-a模型计算的导数优化算法。模型计算的主要目的是填充牛顿迭代过程中的雅克比矩阵，从而实现对电路方程的迭代求解。在模型计算以及填充雅克比矩阵的过程中，模型内各个变量之间存在着相互依赖的关系。通过收集verilog-a模型中的变量之间的导数依赖关系，将各个变量的导数依赖关系通过局部优化以及全局优化，对导数依赖关系进行了压缩优化，从而达到对verilog-a模型计算中冗余导数计算的优化。将导数优化算法实现到现有仿真软件之中，通过对大量实际电路进行仿真测试，结果表明这种方法能够在保证仿真精度的前提下，带来16％左右的仿真时间降低，显著的提高仿真的速度，具备实际使用的价值。同时，也对上述导数优化算法进行了流程优化，有效改善了verilog-a模型在仿真器内部的可复用性。

关键词：模拟电路仿真 verilog-a模型导数优化

来源：评论

学校读者我要写书评

暂无评论

一种基于HfO_2材料的RRAM波动性模型

引用

微电子学 2017年第6期47卷 847-850,855页

作者：方聪李力南张锋北京交通大学电子信息工程学院北京100044 中国科学院微电子研究所北京100029

基于HfO_2材料制作了一种具有良好非易失性的阻变存储器(RRAM)。根据ECM导电细丝机制,建立了动态的verilog-a模型,该模型包含了RRAM的波动特性。对模型进行直流电压扫描验证,与实际器件的电流-电压特性曲线进行拟合。验证结果表明,该模... 详细信息

基于HfO_2材料制作了一种具有良好非易失性的阻变存储器(RRAM)。根据ECM导电细丝机制,建立了动态的verilog-a模型,该模型包含了RRAM的波动特性。对模型进行直流电压扫描验证,与实际器件的电流-电压特性曲线进行拟合。验证结果表明,该模型具备RRAM器件优良的电学特性,波动特性的加入对电路的前期设计具有指导意义。对模型进行脉冲仿真,仿真结果表明高、低阻态之间的鉴别窗口大于100倍,转变时间小于30ns。

关键词：阻变存储器 verilog-a模型波动性

来源：评论

学校读者我要写书评

暂无评论

一种基于分段变频的降压型DC-DC设计

一种基于分段变频的降压型DC-DC设计

引用

作者：鞠刘洪东南大学

学位级别：硕士

随着便携式设备的竞争日趋激烈，人们越来越关注产品的性能，从而对电源芯片的转换效率和电压纹波等指标提出了更高的要求。效率与纹波的矛盾在轻载下表现明显：脉冲宽度调制(PWM)模式的轻载效率太低；传统的脉冲频率调制模式(PFM)虽然... 详细信息

随着便携式设备的竞争日趋激烈，人们越来越关注产品的性能，从而对电源芯片的转换效率和电压纹波等指标提出了更高的要求。效率与纹波的矛盾在轻载下表现明显：脉冲宽度调制(PWM)模式的轻载效率太低；传统的脉冲频率调制模式(PFM)虽然改善了轻载效率，但同时也恶化了纹波。与此同时，随着产品更新换代的速度加快，研发周期越来越短，人们也越来越重视系统仿真方法的效率与精度。由于开关行为是离散的，无法直接对DC-DC系统进行小信号仿真。传统方法是先推导出传递函数，然后进行稳定性分析，该方法的效率和精度都受到限制。\n 本文提出了一种自适应的连续电流模式(ACCM)，以改善轻载效率与纹波的矛盾。ACCM通过在轻载处提高工作频率，扩大了传统CCM的负载条件，使得系统可以在更大范围内提供低纹波的电压，同时根据负载情况，改变开关管的尺寸(分段)，减小由高频率带来的开关损耗，从而提高效率。同时结合ACCM模式的实际情况，提出了一种新的切换方法，以电感电流感应电压的平均值为切换依据，获得了比较稳定的切换点。在ACCM模式的背景下，本文完善了一种基于verilog-A的系统设计方法，在提高系统设计的效率与精度方面作出了探索。本文使用verilog-A对开关行为进行描述，将软件生成的行为模块代入系统，就可以直接对DC-DC系统进行小信号分析，无需推导传递函数。此外，通过verilog-A与SPICE的混合仿真，可以进行快速准确的大信号仿真，这是传统方法很难实现的。\n 基于以上考虑。本文设计了一种基于ACCM模式的DC-DC转换器系统。采用CSMC0.35μmCMOS工艺，对系统进行了仿真验证。系统可驱动的最大负载电流为300mA，最小负载电流为20mA，输入电压范围为2.7V-4.2V，输出电压为固定的1.8V，输出电压纹波的最大值为10mV，3.3V输入的最大效率94％，最低效率80％。基本符合系统的指标要求。以ACCM系统为背景，本文对verilog-a模型的大小信号仿真进行了验证，模型仿真与电路仿真取得了一致。仿真验证得到了较好的结果，证明了理论分析的正确性。

关键词：降压型DC-DC设计自适应连续电流模式 verilog-a模型分段变频仿真验证

来源：评论

学校读者我要写书评

暂无评论

环栅TFET直交流特性及其单元电路优化设计研究

环栅TFET直交流特性及其单元电路优化设计研究

引用

作者：蔚开晓华东师范大学

学位级别：硕士

集成电路工艺已发展到5纳米节点,器件物理尺寸的持续缩减已难以满足市场对于电路性能和功耗的需求,研究者提出了多种新型低功耗半导体器件。隧穿场效应晶体管（TFET）得益于载流子带带隧穿机制,可突破传统MOSFET亚阈值摆幅60m V/Dec的限... 详细信息

集成电路工艺已发展到5纳米节点,器件物理尺寸的持续缩减已难以满足市场对于电路性能和功耗的需求,研究者提出了多种新型低功耗半导体器件。隧穿场效应晶体管（TFET）得益于载流子带带隧穿机制,可突破传统MOSFET亚阈值摆幅60m V/Dec的限制,因此在众多低功耗器件中脱颖而出,成为下一代超低电压集成电路的强有力竞争者。然而,当前TFET研究面临诸如导通电流较低、密勒电容大及双极泄漏电流等问题,为其大规模产业化带来诸多困难。本论文针对上述问题,将环栅（GAA）结构与TFET带带隧穿相结合,对GAA-TFET器件及其单元电路进行优化设计,分析器件参数和结构对单元电路特性的影响,及其优化折衷。主要研究内容和成果如下:（1）搭建GAA-TFET器件/电路联合仿真优化平台。基于TCAD搭建环栅TFET器件三维结构,并与实验测试数据进行校准,在此基础上仿真各结构参数器件在不同Vds条件下的Ids-Vgs、Cgs-Vgs及Cgd-Vgs曲线,制成二维查找表;基于器件在不同栅极金属覆盖、非对称栅氧、异质栅金属及沟道pocket参数下的I-V和C-V特性,建立GAA-TFET器件在各结构参数下的verilog-A行为级模型。使用该模型得到的器件转移特性曲线,经与TCAD模拟的Ids-Vgs对比,绝对最大误差<0.50%。（2）基于所搭建的GAA-TFET器件仿真计算平台,研究了栅极金属覆盖、非对称栅氧、异质栅金属及沟道pocket对GAA-TFET直交流特性的影响。结果表明,当栅-漏underlap(LUN)达到10nm时,双极泄漏电流降低一个数量级,同时其栅-漏电容减小37.93%;当栅-源overlap长度(LOV)达到10nm时,带带隧穿最短距离减小为无overlap时的50%,从而其导通特性得到改善;对于非对称栅氧结构,当LOXS=5nm时,其与对称结构相比导通电流提升34.30%,与LOXS=30nm器件相比,双极泄漏电流和栅-漏电容分别改善18.32%和19.37%。（3）基于所搭建的查找表器件特性模型,采用SPICE仿真工具研究了器件结构参数等对反相器和SRAM单元电路特性的调控作用,包括:1)不同电源电压(VDD)下反相器的延迟/功耗折中;2)SRAM静态噪声容限及读/写延迟特性折中优化。结果发现:当器件的LUN=10nm时,反相器的传输延迟相比无栅-漏underlap结构减小了44%,单周期所消耗的能量则减少了36%,并且其性能-功耗折中点出现在VDD=0.5V时;对于非对称栅氧结构,其最小的反相器传输延迟出现在LOXS=10nm时;当沟道区域的pocket长度(Lpo)为10nm时,基于该器件参数下的反相器其传输延迟相比于无pocket时降低27.48%,而当pocket掺杂浓度为1019cm-3时,其反相器的传输延迟相比于pocket掺杂浓度为1015cm-3时降低45.86%。综上所述,本论文采用器件/电路联合设计优化方法对GAA-TFET器件、单元电路特性进行深入研究,研究结果可为下一代GAA-TFET电路实现提供重要依据和参考。

关键词：环栅隧穿场效应晶体管 TCAD 查找表 verilog-a模型反相器 SRAM

来源：评论

学校读者我要写书评

暂无评论

基于信号完整性分析的高速数字PCB设计方法

基于信号完整性分析的高速数字PCB设计方法

引用

作者：龚海峰上海交通大学

学位级别：硕士

在该文中将要提出一种全新的基于信号完整性分析的高速数字PCB的设计方法:在电子产品的电路及PCB版图设计进行之前,先对系统中那些对于信号完整性问题比较敏感的一些高速数字信号建立电路及信号分析模型,并找出所有能够影响信号完整性... 详细信息

在该文中将要提出一种全新的基于信号完整性分析的高速数字PCB的设计方法:在电子产品的电路及PCB版图设计进行之前,先对系统中那些对于信号完整性问题比较敏感的一些高速数字信号建立电路及信号分析模型,并找出所有能够影响信号完整性问题的因素,在计算机中进行一系列的仿真计算分析,搜寻PCB设计的解空间,并以此作为PCB电路设计、版图设计以及PCB加工制造的依据.在整个设计过程中,信号完整性仿真分析与其它各研制开发环节交互进行,通过不断修正和优化设计,在最短的时间内以最小的投入实现产品的开发.在我们对信号完整性问题的分析过程中,建立电路及信号的分析模型是其中最为重要,同时也是最为困难的一个环节.目前在半导体和电子设计业界已经开发出了许多种通用的模型来模拟和分析信号完整性问题的起因和对策.其中最为常用的3种分析模型分别是:SPICE模型、IBIS惶型和verilog-a模型.我们通过计算机仿真来对设计解空间进行分析和获取,而目的就是要在解空间的范围内完成PCB的全部设计和制造工作,使最终的产品能够符合信号完整性方面的要求.

关键词： PCB设计 SPICE模型 IBIS模型 verilog-a模型信号完整性分析

来源：评论

学校读者我要写书评

暂无评论

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案：

请选择收藏分类：

通借通还

建议与咨询 留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案： 新增检索档案 确定 取消

请选择收藏分类： 新增自定义分类 确定 取消

通借通还

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

请选择保存的检索档案：

请选择收藏分类：