检索结果-内蒙古大学图书馆

optimal LOGIC SYNTHESIS OF COMBINATIONAL CIRCUITS USING K-LUT FPGA

IFAC Proceedings Volumes 2007年第18期40卷 661-666页

作者： Ion I. Bucur Alexandru E. şuşu University Politehnica of Bucharest Computer Science and Engineering Dpt. bucurb@cs.pub.ro Swiss Federal Institute of Technology Lausanne (EPFL) IC/STI Department alex.susu@epfl.ch

Determining if a given arbitrary, wide function can be implemented by a programmable logic block, is unfortunately, in general, a very difficult problem, called the Boolean matching problem. We introduce a novel implemented algorithm able to map for performance combinational networks using k -LUT based FPGAs. We consider in this paper delay optimum and area optimal k-LUT FPGA mapping algorithms and compare them against a newly developed and recently improved algorithm.

关键词： k-LUT based FPGA algorithms for delay optimal mapping k-feasible cones

来源：评论

学校读者我要写书评

暂无评论

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

主题

机构

作者

语言

请选择保存的检索档案：

请选择收藏分类：

通借通还

建议与咨询 留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

主题

机构

作者

语言

请选择保存的检索档案： 新增检索档案 确定 取消

请选择收藏分类： 新增自定义分类 确定 取消

通借通还

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

请选择保存的检索档案：

请选择收藏分类：