检索结果-内蒙古大学图书馆

您好，读者！请登录

内蒙古大学图书馆

首页
概况
党建
资源
服务
科研支持
- 论文收录引用证明
- 科技查新
知识产权
档案馆
帮助

咨询与建议

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

您的常用邮箱：*

您的手机号码：*

问题描述：

当前已输入0个字，您还可以输入200个字

全部搜索
期刊论文
图书
学位论文
标准
纸本馆藏
外文资源发现
数据库导航
超星发现

高级检索

时间限定

出版年份：

文献类型

图书期刊文献学位论文多媒体

馆藏选择

电子馆藏纸本馆藏

核心期刊

全部期刊 SCI 收录期刊 SSCI 收录期刊 EI 收录期刊 CSCD 收录期刊 CSSCI 收录期刊

语言

中文英文

文献类型

期刊文献图书学位论文标准纸本馆藏

帮助

文字说明：

T=题名（书名、题名），A=作者（责任者），K=主题词，P=出版物名称，PU=出版社名称，O=机构（作者单位、学位授予单位、专利申请人），L=中图分类号，C=学科分类号，U=全部字段，Y=年（出版发行年、学位年度、标准发布年）

检索规则说明：

AND代表“并且”；OR代表“或者”；NOT代表“不包含”；(注意必须大写,运算符两边需空一格)

检索范例：

范例一：(K=图书馆学 OR K=情报学) AND A=范并思 AND Y=1982-2016
范例二：P=计算机应用与软件 AND (U=C++ OR U=Basic) NOT K=Visual AND Y=2011-2016

分类表

所选分类

>> <<

限定检索结果

文献类型

2 篇 会议

馆藏范围

2 篇 电子文献
0 种 纸本馆藏

日期分布

学科分类号

2 篇 工学
- 2 篇 电气工程
- 1 篇 电子科学与技术（可...
- 1 篇 计算机科学与技术...

主题

2 篇 constructive pla...
2 篇 logic gates
2 篇 integrated circu...
2 篇 delay
1 篇 isochronic forks
1 篇 routable placeme...
1 篇 circuit cad
1 篇 statistical slac...
1 篇 delays
1 篇 timing
1 篇 cplace
1 篇 timing analysis
1 篇 wire
1 篇 placement
1 篇 mssa
1 篇 minimum sigma sl...
1 篇 timing constrain...
1 篇 electronic desig...
1 篇 constraint handl...
1 篇 network routing

机构

2 篇 forth ics irakli...
2 篇 univ crete irakl...

作者

2 篇 sotiriou christo...
2 篇 kounalakis evrik...

语言

2 篇 英文

检索条件"主题词=constructive placement algorithm"

共 2 条记录，以下是1-10 订阅

全选清除本页清除全部题录导出标记到"检索档案"

详细简洁

排序：

SCPlace: A Statistical Slack-Assignment Based constructive Placer

SCPlace: A Statistical Slack-Assignment Based Constructive P...

引用

12th International Symposium on Quality Electronic Design (ISQED)

作者： Kounalakis, Evriklis Sotiriou, Christos P. FORTH ICS Iraklion Crete Greece Univ Crete Iraklion Greece

ISBN: (纸本)9781612849140

Statistical optimization algorithms must be able to optimize both mean delay and standard deviation, sigma, as they need to either improve a circuit's yield or to operate under a yield constraint. Wire delays pose a significant challenge for statistical placement, as they skew signal arrival times, and thus easily affect standard deviation. This paper presents a statistical, constructive placement algorithm, SCPlace, which is based on two novel, statistical slack assignment strategies, namely MSSA (Minimum Sigma Slack Assignment) and TSZSA (Target Sigma Zero Slack Assignment). MSSA assigns wire delays on nets so as to derive a lower sigma bound for a technology-mapped, standard-cell circuit, while TSZSA assigns wire delay bounds on nets for meeting a combined (mean, sigma) constraint. Experimental results, illustrate that SCPlacer's constructive algorithm achieves legal, routable placements, and the statistical slack assignment strategy achieves a 4.68% yield improvement average for the IWLS 2005 benchmarks over an existing commercial placement tool.

关键词： Clustering algorithms Delay Integrated circuit modeling Logic gates MSSA SCPlace TSZSA Upper bound Wire circuit optimisation circuit yield constructive placement algorithm delay circuits mean delay optimization minimum sigma slack assignment network routing routable placement standard deviation optimization statistical optimization algorithm statistical slack-assignment based constructive placer target sigma zero slack assignment technology-mapped standard-cell circuit wire delays wires (electric)

来源：评论

学校读者我要写书评

暂无评论

CPlace: A constructive Placer for Synchronous and Asynchronous Circuits

CPlace: A Constructive Placer for Synchronous and Asynchrono...

引用

17th IEEE International Symposium on Asynchronous Circuits and Systems (ASYNC)

作者： Kounalakis, Evriklis Sotiriou, Christos P. FORTH ICS Iraklion Crete Greece Univ Crete Iraklion Greece

ISBN: (纸本)9780769543833

Despite the potential benefits of asynchronous circuits compared to synchronous circuits, only small advances have been made in the adaptation of asynchronous methodologies by the electronics industry. One of the most important reasons for that, is the lack of asynchronous Electronic Design Automation (EDA) tools and the fact that existing EDA tools are not suitable for asynchronous implementations. Moreover, physical EDA tools, like placement algorithms, involve methodologies which are not applicable to asynchronous circuits, such as static timing analysis (STA) which cannot be performed in a cyclic circuit. In this work, we present CPlace, a constructive placement algorithm which can efficiently handle asynchronous circuits. We use timing separation of events for timing analysis and maintain the quasi-delay insensitive (QDI) properties by bounding the relative delays of wires in isochronic forks. We employ absolute timing constraints for performance and relative timing constraints for QDI which are handled by an ILP formulation. Experimental results show the effectiveness of CPlace in respecting QDI constraints against a synchronous, state-of-the-art industrial placer and a well-known academic placer.

关键词： algorithm design and analysis Asynchronous circuits CPlace Delay ILP formulation Integrated circuit modeling Logic gates QDI properties Wires asynchronous circuits asynchronous circuits circuit CAD constraint handling constraint handling constructive placement algorithm constructive placer delays electronic design automation inductive logic programming inductive logic programming isochronic forks logic CAD placement quasidelay insensitive properties synchronous circuits timing timing analysis timing constraints timing separation of events wire delay bounding

来源：评论

学校读者我要写书评

暂无评论

没有更多数据了...

全选清除本页清除全部题录导出标记到“检索档案”

共1页 << < 1 > >>

检索报告对象比较合并检索0

隐藏清空

合并搜索

回到顶部

执行限定条件

内容：

评分：

请选择保存的检索档案：

请选择收藏分类：

订阅名称：

通借通还

温馨提示：

图书名称：

借书校区：

取书校区：

手机号码：

邮箱地址：

一卡通帐号：

电话和邮箱必须正确填写，我们会与您联系确认。

联系人：

所在院系：

联系邮箱：

联系电话：

内蒙古自治区呼和浩特市赛罕区大学西街235号邮编: 010021

建议与咨询 留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案： 新增检索档案 确定 取消

请选择收藏分类： 新增自定义分类 确定 取消

通借通还

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

请选择保存的检索档案：

请选择收藏分类：