检索结果-内蒙古大学图书馆

A delay-encoding-logic array processor for dynamic-programming matching of data sequences

IEEE JOURNAL OF SOLID-STATE CIRCUITS 2005年第7期40卷 1578-1582页

作者： Ogawa, M Shibata, T Univ Tokyo Dept Frontier Informat Tokyo 1138656 Japan

Computationally very expensive dynamic-program ming matching of data sequences has been directly implemented in a fully-parallel-architecture VLSI chip. The circuit operates as digital logic in the signal domain, while analog processing is carried out in the time domain based on the delay-encoding-logic scheme. As a result, a high-speed low-power best-match-sequence search has been established with a small chip area. The typical matching time of 80 ns with the power dissipation of 2 mW has been demonstrated with fabricated prototype chips.

关键词： analog VLSI dynamic-programming matching dynamic time warping pattern matching pulse-width modulation sequence matching time-domain circuit

来源：评论

学校读者我要写书评

暂无评论

A delay-encoding-logic array processor for dynamic-programming matching of data sequences

A delay-encoding-logic array processor for dynamic-programmi...

引用

30th European Solid-State Circuits Conference (ESSCIRC 2004)

作者： Ogawa, M Shibata, T Univ Tokyo Dept Frontier Informat Tokyo 1138656 Japan

ISBN: (纸本)0780384806

关键词： analog VLSI dynamic-programming matching dynamic time warping pattern matching pulse-width modulation sequence matching time-domain circuit

来源：评论

学校读者我要写书评

暂无评论

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案：

请选择收藏分类：

通借通还

建议与咨询 留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案： 新增检索档案 确定 取消

请选择收藏分类： 新增自定义分类 确定 取消

通借通还

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

请选择保存的检索档案：

请选择收藏分类：