咨询与建议

限定检索结果

文献类型

  • 1 篇 期刊文献

馆藏范围

  • 1 篇 电子文献
  • 0 种 纸本馆藏

日期分布

学科分类号

  • 1 篇 工学
    • 1 篇 电气工程

主题

  • 1 篇 logic arrays
  • 1 篇 folded pla
  • 1 篇 integrated logic...
  • 1 篇 cellular arrays
  • 1 篇 regular array fo...
  • 1 篇 flip-flops
  • 1 篇 digital circuits
  • 1 篇 feedback connect...
  • 1 篇 programmable log...
  • 1 篇 finite state mac...
  • 1 篇 shift registers
  • 1 篇 circuit layout
  • 1 篇 chip area-reduct...
  • 1 篇 logic design

机构

  • 1 篇 departamento de ...

作者

  • 1 篇 quintana jm
  • 1 篇 huertas jl
  • 1 篇 avedillo mj

语言

  • 1 篇 其他
检索条件"主题词=regular array folding"
1 条 记 录,以下是1-10 订阅
排序:
AREA-OPTIMIZED REGISTERS USING A FOLDED PLA
收藏 引用
IEE PROCEEDINGS-G CIRCUITS DEVICES AND SYSTEMS 1990年 第1期137卷 28-32页
作者: HUERTAS, JL QUINTANA, JM AVEDILLO, MJ Departamento de Electrónica y Electromagnetismo Facultad de Fisica Universidad de Sevilla Avda. Reina Mercedes s/n Sevilla 41012 Spain
A method for implementing flip-flops using a folded PLA in a feedback connection is proposed. The new approach is shown to give effective circuits in terms of silicon area.
来源: 评论