检索结果-内蒙古大学图书馆

作者：鲁少卿电子科技大学

学位级别：硕士

模数转换器（Analog to Digital Converter,ADC）承担着将现实生活的模拟信号,比如声音,振动信号等转换为数字信号的重任。sigma-delta模数转换器是ADC的重要分支,sigma-delta ADC采用过采样和噪声整形技术,对带内噪声抑制能力更强,因... 详细信息

模数转换器（Analog to Digital Converter,ADC）承担着将现实生活的模拟信号,比如声音,振动信号等转换为数字信号的重任。sigma-delta模数转换器是ADC的重要分支,sigma-delta ADC采用过采样和噪声整形技术,对带内噪声抑制能力更强,因此其转换有效精度很高,被广泛应用于高精度传感器,医疗生物信号采集,精密仪器仪表测量等领域。提升精度,降低功耗是sigma-delta ADC的两大研究方向。基于以上背景,本文设计一款带宽为5kHz的高性能离散时间sigma-delta ADC,以期望达到110dB以上的信噪失真比（Signal to Noise and Distortion Ratio,SNDR）同时尽可能地降低功耗,以达到170dB以上的Schreier优值（Figure of Merit,FoMs）主要研究内容如下: （1）sigma-delta ADC的核心为调制器,对于离散型sigma-delta调制器,调制器的性能能否达标与开关电容积分器中运放的性能息息相关。本文提出一种具有新颖共模反馈的两级运算放大器,共模反馈结合了开关电容反馈电路,并在反馈环路上引入了源极跟随器。与传统的折叠型共源共栅运放相比,在总偏置电流相近的情况下,环路增益由73.31dB提升至94.45dB,运放增益从56.46dB提升至87.16dB,单位增益带宽由22.55MHz提升至27.69MHz,共模抑制比由78.06dB提升至148.71dB,完全满足系统对运算放大器的指标要求。（2）本文调制器为4位量化结构,反馈数模转换器（Digital to Analog Converter,DAC）中电容基本单元在实际电路中存在失配,引入了非线性,极大地制约了调制器的有效位数。针对该问题,本设计利用数据加权平均（Data Weighted Averaging,DWA）技术,对误差有一阶噪声整形的效果,改善了线性度。对反馈DAC的各电容基本单元加入0.5%随机失配,未开启DWA校正模块的调制器有效位数仅为9.52位,信噪失真比为59.09dB,而应用DWA技术后,有效位数达到了19.51位,信噪失真比为119.21dB,提升了9.99位。此外,斩波调制器技术被应用到了第一级积分器,带宽内噪声从0.114Vrms被削弱至11.3μVrms,极大地抑制了带宽内噪声。（3）基于以上创新点和改善噪声、非线性技术的应用,本文首先从系统的行为级模型层面,考虑了各种非理想因素,设计出一款三阶四比特量化全前馈结构的单环sigma-delta调制器。数字抽取滤波器部分则由级联积分梳状滤波器,补偿滤波器,半带滤波器级联而成,级联积分梳状滤波器为非递归型结构,实现32倍的降采样。级联积分梳状滤波器造成的通带衰减由后级级联的补偿滤波器补偿矫正,有效地减小了通带纹波,半带滤波器的设计则基于MATLAB中FDATool工具。然后以行为级模型为基础,从晶体管级电路层面,基于180nm CMOS（Complementary Metal Oxide Semiconductor）工艺,输入幅度为-3dBFS,频率为859.38Hz的正弦信号,同时考虑电路的热噪声、闪烁噪声、量化噪声等的情况下,最终仿真结果显示系统的信噪失真比（Signal to Noise and Distortion Ratio,SNDR）为112.58dB,无杂散动态范围（Spurious Free Dynamic Range,SFDR）为123.06dBc,有效位数（Effective Number of Bits,ENOB）为18.41位,整体功耗为3.59mW,FoMs达到了174.02dB。

关键词： sigma-delta模数转换器高精度多位量化数据加权平均斩波调制

来源：评论

学校读者我要写书评

暂无评论

sigma-delta模数转换器的三级数字抽取滤波器设计

引用

电子与封装 2021年第9期21卷 51-56页

作者：胥珂铭高博龚敏四川大学物理学院成都610065

提出了一种高精度、低资源消耗的sigma-delta模数转换器(Analog-to-Digital Converter,ADC)的数字抽取滤波器结构。该滤波器分为三级,整体降采样率为32,由锐化积分梳状级联滤波器(Sharpen Cascaded Integrator-Comb Filter,SCIC Filter)、有限长单位冲激响应滤波器(Finite Impulse Response Filter,FIR Filter)、半带滤波器(Half Band Filter,HB Filter)组成。该滤波器还使用了乘法器复用的结构,可以减少乘法器数量,设计中只使用了4个乘法器,节约了大量现场可编程逻辑门阵列(Field Programmable Gate Array,FPGA)板资源。滤波器使用MATLAB设计参数,Verilog HDL编写代码,使用Quartus软件进行板级综合设计,最终该设计比普通设计节省了26.3%的逻辑单元和15.6%的寄存器资源。使用MATLAB设计的五阶反馈调制器模型输出250 kHz信号,调制器理想信噪比(Signal-Noise Ratio,SNR)为149 dB,最终滤波器输出SNR达到134 dB。

关键词： sigma-delta模数转换器数字抽取滤波器高精度低资源消耗

来源：评论

学校读者我要写书评

暂无评论

一款高速、低功耗的sigma-delta模数转换器

引用

电子与封装 2020年第2期20卷 56-60页

作者：陈昱翀高博林志滨龚敏微电子技术四川省重点实验室四川大学物理学院微电子系

提出了一种高速、低功耗、高分辨率的新型sigma-delta模数转换器(ADC)结构。该结构选择过采样率(OSR)为32的4阶调制器设计以缓解输出速率和通带宽度的压力,采用级联和双量化的方法进行优化,并利用SIMSIDES工具(基于Simulink的sigma-Delt... 详细信息

提出了一种高速、低功耗、高分辨率的新型sigma-delta模数转换器(ADC)结构。该结构选择过采样率(OSR)为32的4阶调制器设计以缓解输出速率和通带宽度的压力,采用级联和双量化的方法进行优化,并利用SIMSIDES工具(基于Simulink的sigma-delta仿真器)进行仿真。数字抽取滤波器部分由级联积分梳状(CIC)滤波器、有限长单位冲激响应(FIR)滤波器和半带(HB)滤波器组成,并且三级滤波器都采用了多相分解结构,以降低动态功耗。使用0.18μm的标准CMOS工艺实现数字抽取滤波器版图。仿真结果表明,在250 kHz带宽下,有效位宽(ENOB)为19 bit。

关键词： sigma-delta模数转换器数字抽取滤波器多相分解过采样率

来源：评论

学校读者我要写书评

暂无评论

sigma-delta模数转换器中数字抽取滤波器的设计与ASIC实现

Sigma-Delta模数转换器中数字抽取滤波器的设计与ASIC实现

引用

作者：余向东西安电子科技大学

学位级别：硕士

本课题针对适用于sigma-delta模数转换器中的数字抽取滤波器进行了设计与实现。伴随集成电路规模不断增大,而且数字信号处理具有精度高、功能强、易实现等方面的优越性优点,许多原本通过模拟电路所实现的功能现在都可以通过数字电路来... 详细信息

本课题针对适用于sigma-delta模数转换器中的数字抽取滤波器进行了设计与实现。伴随集成电路规模不断增大,而且数字信号处理具有精度高、功能强、易实现等方面的优越性优点,许多原本通过模拟电路所实现的功能现在都可以通过数字电路来进行实现。作为连接模拟世界与数字世界的桥梁,模数转换器被广泛的应用于数字通信系统中。而sigma-delta模数转换器由于其高转换精度,高性价比,在如今高精度信号处理领域倍受青睐。sigma-delta模数转换器主要由sigma-delta调制器与数字抽取滤波器两部分构成。sigma-delta调制器通过采用过采样技术与噪声整形技术,增加了调制器系统的信噪比,降低了信号带内的量化噪声功率。而数字抽取滤波器将经过sigma-delta调制器过采样的数字调制信号转换成奈奎斯特采样率的信号。调制器决定了sigma-delta模数转换器的精度,而数字抽取滤波器则决定了整个系统的速率、面积与功耗。本论文从叙述sigma-delta模数转换器的国内外发展情况入手,分析了研究sigma-delta模数转换器的重要性与必要性。进而介绍了sigma-delta模数转换器的原理与结构,由对sigma-delta调制器的研究引入了数字抽取滤波器。经过对滤波器设计原理的分析,选择了使用等波纹法对滤波器进行设计,通过对FIR滤波器与IIR滤波器的性能与结构的比较,选择了FIR滤波器作为设计数字抽取滤波器的结构。为了优化系统面积与功耗,确定了多级级联方式对数字抽取滤波器进行实现,并选取CIC滤波器作为第一级结构,半带滤波器作为后面三级结构。通过对CIC滤波器各种实现方式的对比与各级电路结构的分析,本论文设计了一种实现CIC滤波器的全新结构,以减少电路模块,节约硬件成本。在半带滤波器的实现过程中,使用CSD编码对系数进行优化并应用其系数独特的特性,搭建了一种简便的结构,减少系统运算单元与存储单元的同时仍能满足设计要求。本论文对数字抽取滤波器的设计与实现过程通过了Matlab上进行系统级建模与仿真,得出满足设计要求的各级滤波器幅频响应曲线,进而获得各个滤波器的电路结构。在此基础上,使用Verilog HDL语言对数字抽取滤波器进行RTL级设计,并使用工具Modelsim对其进行功能仿真。随后使用Synopsys Design Compiler添加约束,获得网表文件后导入SOC Encounter进行布局布线。数字后端设计采用TSMC 0.18?m CMOS工艺实现,最终得到的芯片面积为1.2?1.2mm2,信噪失真比为88.2dB,有效位数为14位。

关键词： sigma-delta模数转换器数字抽取滤波器 CIC滤波器半带滤波器

来源：评论

学校读者我要写书评

暂无评论

12位sigma-delta模数转换器的降采样滤波器设计

引用

电子与封装 2014年第10期14卷 25-29页

作者：黄博志福州瑞芯微电子有限公司福州350003

一种由SNR(信噪比)驱动的滤波器设计,用于12位sigma-delta模数转换器。sigma-delta模数转换器包括sigma-delta调制器和降采样滤波器两部分,首先用sigma-delta调制器对信号进行过采样率量化,然后通过降采样滤波器进行数字信号处理,将信... 详细信息

一种由SNR(信噪比)驱动的滤波器设计,用于12位sigma-delta模数转换器。sigma-delta模数转换器包括sigma-delta调制器和降采样滤波器两部分,首先用sigma-delta调制器对信号进行过采样率量化,然后通过降采样滤波器进行数字信号处理,将信号还原到原始采样率并去除量化噪声。和传统的模数转换器相比,sigma-delta模数转换器具有采样率高、精度高、面积小等优点。sigma-delta模数转换器的滤波器设计有降采样率和滤波性能两个指标要求,该设计方法由SNR驱动并采用了两种滤波器方案,设计结果在MATLAB里进行了仿真,其SNR大于74 dB,达到12位sigmadelta模数转换器的要求。

关键词：信噪比 sigma-delta模数转换器降采样滤波器

来源：评论

学校读者我要写书评

暂无评论

24 GHz双模汽车雷达模数转换器和模拟基带研究与设计

24 GHz双模汽车雷达模数转换器和模拟基带研究与设计

引用

作者：李晨阳华东师范大学

学位级别：硕士

汽车的广泛普及导致交通事故频发,为了改善驾驶体验,提高汽车驾驶安全性,高级驾驶辅助系统(ADAS)应运而生。ADAS的正常运作依赖于车载雷达对周围环境信息的获取,而毫米波雷达以其灵敏度高、动态范围大、环境适应能力强等优势,成为车载... 详细信息

汽车的广泛普及导致交通事故频发,为了改善驾驶体验,提高汽车驾驶安全性,高级驾驶辅助系统(ADAS)应运而生。ADAS的正常运作依赖于车载雷达对周围环境信息的获取,而毫米波雷达以其灵敏度高、动态范围大、环境适应能力强等优势,成为车载雷达的优选实现方案。本文基于全集成24 GHz调频连续波(FMCW)和点频多普勒(Doppler)双模毫米波汽车雷达系统,采用55 nm CMOS工艺,设计了一款高精度、低功耗的sigma-delta模数转换器(ADC)和一款高动态范围、高线性度的模拟基带(ABB),主要研究内容如下:(一)调研了近几年发表的毫米波汽车雷达芯片,分析了FMCW雷达和Doppler雷达的基本工作原理,针对本文24 GHz FMCW/Doppler双模汽车雷达系统的测速、测距需求,结合毫米波空间传播损耗、射频前端链路预算等条件,计算给出了两种模式下ADC和ABB对应的设计指标。(二)设计了一款高精度、低功耗连续时间sigma-delta ADC。借助Matlab sigma-delta Toolbox工具进行计算分析,并使用Matlab Simulink仿真工具进行系统建模仿真和系数调整,结合功耗、精度等指标展开设计。sigma-delta调制器采用四阶前馈结构,可以降低对二、三、四级积分器中运放的性能需求,从而节省功耗。通过局部反馈,在环路中构成谐振器,改变噪声传递函数零点位置,进行零点优化,提升带内噪声抑制效果。求和电路采用无源结构,能够进一步减小功耗。调制器采用1 bit量化,1 bit量化器对应1 bit反馈数模转换器(DAC),可以避免多bit DAC引发的非线性问题。1 bit量化器通过比较器实现,比较器采用动态锁存结构,具有比较速度快、功耗低等优势。sigma-delta ADC核心部分版图面积(IQ两路)为340μm×252μm,后仿结果显示,在TT工艺角、40℃仿真条件下,采样频率为25 MHz,信号频率为158.6914 k Hz时,sigma-delta ADC的信噪失真比(SNDR)为74.1 d B,有效位数(ENOB)达到12 bit,整体功耗为0.982 m W。在-40℃、40℃和120℃三个温度下对各个工艺角进行仿真验证,仿真结果表明,各组仿真条件下,ADC均能实现66 d B以上的动态范围,功耗均小于1 m W。(三)设计了一款适用于FMCW/Doppler双模雷达系统的高动态范围、高线性度的ABB。其中,低通滤波器由两个改进型Tow-Thomas二阶节级联构成,可以对增益和带宽进行独立调节。基于7 bit可编程电流型数模转换器(IDAC),实现了一种采用逐次逼近逻辑的数模混合直流消除电路,可在Doppler模式极低中频信号条件下消除混频器输出端和基带自身的直流失调而不必引入片外电容。通过在IDAC和二阶节的运放中混合使用BJT管来减小闪烁噪声的影响,使得ABB具有良好的低频噪声性能。ABB核心版图面积(IQ两路)为987μm×602μm,后仿真结果显示,在TT工艺角、40℃仿真条件下,ABB两种模式的增益范围均为4～62 d B,最大线性输入幅度(IP1d B)为10 d Bm,FMCW模式下,噪声系数优于27 d B,Doppler模式下,噪声系数优于42 d B。蒙特卡洛仿真结果显示,当输入存在400 m V直流失调(FMCW模式)和200 m V(Doppler模式)时,ABB输出直流失调仅为21.3 m V和16.4 m V。在-40℃、40℃和120℃三个温度下对各个工艺角进行仿真验证,仿真结果表明,各组条件下,ABB均能覆盖6～58 d B的目标增益范围,FMCW模式ABB的噪声系数均优于44 d B,Doppler模式ABB的噪声系数均优于58 d B,符合雷达系统对ABB的设计需求。对ABB和ADC进行级联仿真验证。在TT工艺角、40℃仿真条件下,ABB输入信号频率为158.6914 k Hz,ADC采样频率为25 MHz时,ADC最终输出频谱显示SNDR为70.8 d B,ENOB为11.5 bit。此外,还进行了相关测试准备工作,主要包括ADC和ABB测试方案的制定、相关测试仪器的准备以及测试PCB的绘制等。

关键词：毫米波汽车雷达 FMCW/Doppler双模式 sigma-delta模数转换器模拟基带逐次逼近型直流失调消除电路

来源：评论

学校读者我要写书评

暂无评论

多通道增量型sigma delta ADC调制器设计

多通道增量型Sigma Delta ADC调制器设计

引用

作者：侯美娜哈尔滨工业大学

学位级别：硕士

随着半导体技术的不断发展,微机械MEMS传感器在汽车工业中前景非常宏大。相应地,各种类型的传感器接口要求要求越来越苛刻,要求兼顾高精度且功耗,面积均高效的模数转换器。此外,输入传感器采用的数据通常有多路信号,以往所使用的传统Sig... 详细信息

随着半导体技术的不断发展,微机械MEMS传感器在汽车工业中前景非常宏大。相应地,各种类型的传感器接口要求要求越来越苛刻,要求兼顾高精度且功耗,面积均高效的模数转换器。此外,输入传感器采用的数据通常有多路信号,以往所使用的传统sigma-delta模数转换器需在芯片内摆放多个ADC和数字滤波器才能进行处理,造成面积和功耗过度浪费。为进一步缩小面积,降低功耗,本文设计了可多路复用,低功耗,低延迟的增量型模数转换器,节省传感器芯片成本效益。论文首先梳理了模数转换器原理和指标,论述了增量型ADC架构及原理,每次转换前对ADC存储模块进行复位清空信号。经由理论推导和数学建模确定调制器选用二阶CIFF一位量化结构,可满足论文整体指标要求,并加入非理想分析建模,确定各模块指标要求,且预设出电路搭建完成的结果。论文基于0.18μm工艺完成调制器电路级设计,调制器主体部分的两级积分器由两种运算放大器组成的开关电容积分器完成,分别包括高增益两级运放和低功耗电流饥饿型运放,文中给出运放指标的理论推导和仿真;预放大器和动态锁存器完成单比特高线性度量化器设计;数字滤波器采用模拟搭建两级级联加法器。为节省验证时间,调制器得出的码流值放入数学仿真软件进行后级数字滤波处理。最终得在电源电压5V,带宽1k Hz,采样频率为1MHz,调制器有效位数17.28位,THD为-105d B,模拟部分功耗为285u A。加入后级数学模型后初步验证ADC整体仿真有效位数14.39位。最后完成多通道增量型ADC电路实现,实现四通道输入信号分时转换。仔细考虑布局匹配绘制出模拟部分版图,整体版图面积为0.48mm×0.54mm。

关键词： sigma-delta模数转换器增量型开关电容积分器通道转换

来源：评论

学校读者我要写书评

暂无评论

用于MEMS加速度计的高精度sigma-delta ADC的研究与设计

用于MEMS加速度计的高精度Sigma-Delta ADC的研究与设计

引用

作者：李明昊中国电子科技集团公司电子科学研究院

学位级别：硕士

随着科技的进步和发展,MEMS惯性器件因其低成本、高精度、微型化、易集成等优点,已经广泛应用于现代社会的各个领域。ADC作为MEMS惯性器件中重要的模拟接口电路组成部分,影响着整个MEMS惯性器件的性能。其中,sigma-delta ADC通过采用过... 详细信息

随着科技的进步和发展,MEMS惯性器件因其低成本、高精度、微型化、易集成等优点,已经广泛应用于现代社会的各个领域。ADC作为MEMS惯性器件中重要的模拟接口电路组成部分,影响着整个MEMS惯性器件的性能。其中,sigma-delta ADC通过采用过采样技术和噪声整形技术可实现很高的转换精度,非常适合应用于高精度惯性器件中。因此,开展对高精度sigma-delta ADC的研究,对提高惯性器件的性能非常有意义。本文设计了一个应用于MEMS加速度计的高精度sigma-delta ADC。首先介绍了sigma-delta ADC的原理,然后分析比较了几种典型sigma-delta调制器结构的特点。本设计中sigma-delta调制器选用5阶单环一位量化结构,过采样率为128,采样频率为500k Hz,信号带宽为1.98k Hz。针对高阶CIFF结构中求和通路过多的问题,对传统CIFF结构的前馈通路进行了调整,减少了寄生电容对求和通路的影响,提高了系统的稳定性。之后对调制器的主要非理想性进行了分析、建模和仿真验证,并在电路设计时采用自举开关、斩波放大器、低噪声高速动态比较器等方案,以减少非理想因素对电路系统的影响。数字降采样滤波器采用五阶CIC与三阶IIR级联的方案,并在仿真软件中完成了滤波器设计。最后在电路设计工具中完成了电路和版图的设计与仿真验证。后仿真结果表明,sigma-delta调制器的信噪失真比达到了116.5d B,无杂散动态范围为124.9d BFS。本文设计的sigma-delta ADC,基于0.18 m BCD工艺进行了流片。在3.5V电源电压、500k Hz采样频率下,有效位数达到了19.06位,无杂散动态范围约为123d BFS,整体sigma-delta ADC的功耗为3.5m W。搭载自主研发的MEMS加速度计结构进行整体性能测试。结果显示,MEMS加速度计的零偏稳定性约为1mg_n,在±1g_n量程内的标度因数非线性在60ppm以内,满足高精度应用需求。

关键词： MEMS加速度计 sigma-delta模数转换器噪声整形

来源：评论

学校读者我要写书评

暂无评论

一种低功耗和小面积的sigma-delta ADC数字抽取滤波器

一种低功耗和小面积的Sigma-Delta ADC数字抽取滤波器

引用

作者：申泽生哈尔滨工程大学

学位级别：硕士

sigma-delta模数转换器（Σ-ΔADC）由于其高分辨率特性被广泛应用于各通讯领域。Σ-ΔADC由调制器、数字抽取滤波器和数字接口组成,其中数字抽取滤波器是Σ-ΔADC芯片面积和功耗的主要产生部分。为满足近年来便携式和电量节约型设备的... 详细信息

sigma-delta模数转换器（Σ-ΔADC）由于其高分辨率特性被广泛应用于各通讯领域。Σ-ΔADC由调制器、数字抽取滤波器和数字接口组成,其中数字抽取滤波器是Σ-ΔADC芯片面积和功耗的主要产生部分。为满足近年来便携式和电量节约型设备的发展趋势,解决数字抽取滤波器占用芯片面积大和高功耗问题,本文提出并设计了一种低功耗新型抽取滤波器结构。由CIC滤波器、低复杂度补偿滤波器和两级多相IIR滤波器级联构成,完成高倍抽取和高性能低通滤波,具有近似线性相位、低功耗和小面积的特性。首先,针对Σ-ΔADC中数字抽取滤波器的多级系统、近似线性相位、低功耗和小面积特性详细分析,完成抽取滤波器的整体架构,分别对各级滤波器的进行系统级设计。采用5级CIC滤波器完成初级滤波并进行32倍抽取,降低后续滤波器的工作频率和功耗。设计二阶FIR型补偿滤波器减小CIC的通带衰减,满足低通带纹波设计要求。两级多相IIR滤波器执行4倍降采样率,同时完成高阻带增益、窄过渡带宽和低通带纹波的滤波,其设计阶数极低,相比于两级半带FIR型滤波器能够节省83%的乘法器。完成了Simulink建模仿真,确保滤波器参数设计的可行性。其次,完成了各级滤波器和数字接口的低功耗和低复杂度的电路级和RTL级设计。针对CIC滤波器的量化字长、功耗和面积分析,提出一种非递归与递归级联结构,相较于单一的具有更优的面积和功耗。针对二阶对称型FIR滤波器结构优化,减少乘法器数量,设计了一种极低复杂度电路结构。针对两级多相IIR滤波器应用不同全通滤波器结构的量化噪声分析,辅以硬件资源占用更少的CSD编码乘法器,设计了一种低量化噪声和低复杂度的全通滤波器电路结构。设计了Σ-ΔADC的串行通信接口,由SPI字节传输模块和命令控制模块组成,分别完成外部主控与字节寄存器、字节寄存器与内部数据控制寄存器的数据交互。再次,完成了数字滤波器和接口的RTL级验证平台设计,并进行整体动态仿真,输出数据信噪比为101.45 d B,有效位数达到16.56位。基于TSMC 0.18μm工艺,使用集成电路设计工具进行逻辑综合、形式验证和静态时序分析得到门级网表,经过布局布线等物理版图设计和验证得到整体数字版图。其中,数字抽取滤波器版图面积为0.41 mm2,功耗为0.136 mW,相较于其他文献,减少了55%的面积,降低了92%的滤波器功耗。

关键词： sigma-delta模数转换器数字抽取滤波器多相IIR滤波器数字芯片设计

来源：评论

学校读者我要写书评

暂无评论

sigma-delta ADC中数字抽取滤波器的研究与设计

Sigma-Delta ADC中数字抽取滤波器的研究与设计

引用

作者：姜蓓莉北京化工大学

学位级别：硕士

随着集成电路和通信技术的快速发展,越来越多的研究聚焦在对sigma-delta模数转换器上。sigma-delta模数转换器的结构主要包括调制器和数字抽取滤波器两部分。调制器通过过采样技术和噪声整形技术,将信号带内的高频噪声转移到带外。数字... 详细信息

随着集成电路和通信技术的快速发展,越来越多的研究聚焦在对sigma-delta模数转换器上。sigma-delta模数转换器的结构主要包括调制器和数字抽取滤波器两部分。调制器通过过采样技术和噪声整形技术,将信号带内的高频噪声转移到带外。数字抽取滤波器则负责对量化后的数字信号进行滤波操作以及相应的降采样工作。由于数字抽取滤波器的结构直接影响到整个滤波器的面积和功耗,对数字滤波器部分的设计提出更高的要求。本文在分析sigma-delta ADC以及数字抽取滤波器工作原理的基础上,根据提出的性能指标需求,设计了 256倍降采样的三级数字滤波器结构。第一级采用CIC滤波器实现128倍的降采样工作,降低电路工作频率,从而降低后级电路工作量。对级联CIC滤波器结构进行优化设计,采用四相结构提高采样速率和数据处理速率,减少后级滤波器的运算工作量。第二级采用补偿滤波器结构,对第一级滤波器产生的通带衰减问题进行相应的补偿,并进行结构的优化设计,减少数字滤波器的面积消耗。最后一级采用并行结构的半带滤波器,完成进一步的降采样操作以及对应的滤波工作。本课题的数字抽取滤波器实现了输入信号频率12.288MHz,输出频率48KHz,通带波纹0.05dB,阻带衰减为65dB的性能指标。在三阶调制器生成的数字信号的基础上,通过对数字抽取滤波器进行建模以及对半带滤波器系数和时钟分频模块的设计,对本文设计的数字抽取滤波器进行基于Simulink的系统级仿真和基于Modelsim的RTL级仿真验证。通过仿真结果的频谱分析,验证了本文设计的数字抽取滤波器结构的可行性,实现了 256倍降采样工作。

关键词： sigma-delta模数转换器数字抽取滤波器降采样

来源：评论

学校读者我要写书评

暂无评论

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案：

请选择收藏分类：

通借通还

建议与咨询 留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案： 新增检索档案 确定 取消

请选择收藏分类： 新增自定义分类 确定 取消

通借通还

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

请选择保存的检索档案：

请选择收藏分类：