咨询与建议

限定检索结果

文献类型

  • 1 篇 期刊文献

馆藏范围

  • 1 篇 电子文献
  • 0 种 纸本馆藏

日期分布

学科分类号

  • 1 篇 工学
    • 1 篇 电气工程

主题

  • 1 篇 cmos
  • 1 篇 fine-grained gat...
  • 1 篇 digital arithmet...
  • 1 篇 weak-conditioned...
  • 1 篇 pre-charged half...
  • 1 篇 autonomous signa...
  • 1 篇 buffer circuits
  • 1 篇 circuit implemen...
  • 1 篇 quasidelay-insen...
  • 1 篇 single-cell data...
  • 1 篇 3-stage pipeline...
  • 1 篇 sub-threshold as...
  • 1 篇 qdi protocol
  • 1 篇 asynchronous cir...
  • 1 篇 word length 32 b...
  • 1 篇 low power sub-th...
  • 1 篇 cmos logic circu...
  • 1 篇 logic unit
  • 1 篇 low-power electr...
  • 1 篇 static-logic imp...

机构

  • 1 篇 nanyang technol ...

作者

  • 1 篇 gwee bah-hwee
  • 1 篇 ho weng-geng
  • 1 篇 chang joseph syl...
  • 1 篇 chong kwen-siong

语言

  • 1 篇 英文
检索条件"主题词=static-logic implementation"
1 条 记 录,以下是1-10 订阅
排序:
Low power sub-threshold asynchronous quasi-delay-insensitive 32-bit arithmetic and logic unit based on autonomous signal-validity half-buffer
收藏 引用
IET CIRCUITS DEVICES & SYSTEMS 2015年 第4期9卷 309-318页
作者: Ho, Weng-Geng Chong, Kwen-Siong Gwee, Bah-Hwee Chang, Joseph Sylvester Nanyang Technol Univ Sch Elect & Elect Engn Singapore 639798 Singapore
The authors propose an asynchronous-logic (async) quasi-delay-insensitive (QDI) autonomous signal-validity half-buffer (ASVHB) realisation approach for low power sub-threshold operation (V-DD = 0.2 V). There are three... 详细信息
来源: 评论