检索结果-内蒙古大学图书馆

通过对大型户外全彩LED显示屏的研究,基于FPGA设计了一种LED显示屏的控制系统。该系统主要工作基于Altera公司提供的DE1开发板上进行设计,在Quartus II的软件开发环境下,采用层次化设计,用verilog HDL语言建立分频时钟模块、数据采集和重组模块、扫描驱动模块,最后连接成一个整体的系统模块,进行仿真和调试,完成FPGA控制系统的设计。通过SPI通信协议发送数据,完成了64×64的LED屏的图形显示,从而验证了LED大屏幕的设计方法。本方案实现的显示控制系统方法,满足目前LED大屏幕区域显示和高速处理图像数据的要求,具有稳定性高、设计灵活等特点。

关键词：现场可编程门阵列发光二极管 verilog硬件描述语言扫描驱动

来源：评论

学校读者我要写书评

暂无评论

基于AD5543的信号调理系统设计与实现

引用

计算机应用 2013年第A02期33卷 328-330页

作者：王梓萌彭进业李岩关佳西北大学信息科学与技术学院西安710127

结合复杂水声场信道模拟的具体需求,通过采用AD5543结合复杂可编辑逻辑器件(CPLD)进行硬件电路设计,以verilog HDL语言完成内部时序控制程序,成功设计出一种高精度、高动态范围、低成本、低功耗的精密信号调理电路,并对相应功能模块进... 详细信息

结合复杂水声场信道模拟的具体需求,通过采用AD5543结合复杂可编辑逻辑器件(CPLD)进行硬件电路设计,以verilog HDL语言完成内部时序控制程序,成功设计出一种高精度、高动态范围、低成本、低功耗的精密信号调理电路,并对相应功能模块进行了分析和原理说明。通过相关实验证明,当输入±5 Vpp的正弦波时,在误差不超过1 dB的条件下,动态范围可达较为理想的效果,因而该电路具有良好的通用性和可靠性,同时具有模块化、集成化等特点,技术指标优良。

关键词：小信号生成 AD5543 信号调理复杂可编程逻辑器件 verilog硬件描述语言

来源：评论

学校读者我要写书评

暂无评论

16位嵌入式微处理器核的设计及验证

引用

计算机工程 2010年第23期36卷 234-236,239页

作者：姚爱红孙盟哲吴剑哈尔滨工程大学计算机科学与技术学院哈尔滨150001

采用自顶向下方法,设计实现16位精简指令集计算机架构的嵌入式微处理器核HEUSoC-1,利用现场可编程门阵列片内的大量存储资源实现双端口存储器及零等待的指令和数据访问,从而保证指令的单周期执行。通过verilog硬件描述语言实现微处理器... 详细信息

采用自顶向下方法,设计实现16位精简指令集计算机架构的嵌入式微处理器核HEUSoC-1,利用现场可编程门阵列片内的大量存储资源实现双端口存储器及零等待的指令和数据访问,从而保证指令的单周期执行。通过verilog硬件描述语言实现微处理器核的RTL级描述,编写计算斐波那契数列的测试程序验证了HEUSoC-1的正确性。在Xilinx Spartan-2芯片上的统计结果表明,HEUSoC-1的资源占用率较低,处理器最高频率约为22 MHz,适合于对功耗和性价比要求严格的嵌入式应用领域。

关键词：嵌入式系统微处理器核精简指令集计算机 verilog硬件描述语言现场可编程门阵列

来源：评论

学校读者我要写书评

暂无评论

基于同态映射的从UML导出可综合verilog算法

引用

计算机科学 2006年第4期33卷 247-249页

作者：沈筱彦陈杰中国科学院微电子研究所

UML 建模因其可显著提高开发效率和代码质量已经成为软件开发领域的一大热点,而硬件设计的日益复杂性也要求我们在更高层次抽象上分析和验证系统行为,故更精细的系统级建模方法变得日趋重要。本文构建了UML 元模型与可综合 verilog 间... 详细信息

UML 建模因其可显著提高开发效率和代码质量已经成为软件开发领域的一大热点,而硬件设计的日益复杂性也要求我们在更高层次抽象上分析和验证系统行为,故更精细的系统级建模方法变得日趋重要。本文构建了UML 元模型与可综合 verilog 间的同态映射,定义了一个从 UML 模型子集导出可综合 verilog 描述的算法,为 UML模型对于建模硬件系统提供了形式化的语义,从而使运用 UML 进行硬件系统级建模和系统级上验证系统性能和功能正确性成为可能。

关键词：统一建模语言(UML) verilog硬件描述语言同态映射

来源：评论

学校读者我要写书评

暂无评论

基于RAM结构的CAM的verilogHDL设计

引用

计算机工程与应用 2003年第27期39卷 157-159页

作者：李晨王自强张东南京大学电子科学与工程系南京210093

该文介绍了以FPGA芯片中RAM结构为核心,使用verilogHDL设计CAM的方案。该CAM的数据深度和宽度易于扩展,匹配查找速度快。

关键词：对内容寻址的存储器随机存取存储器现场可编程门阵列逻辑 verilog硬件描述语言电子设计自动化

来源：评论

学校读者我要写书评

暂无评论

verilog RTL模型

引用

同济大学学报（自然科学版） 2002年第10期30卷 1194-1198页

作者：沈理中国科学院计算技术研究所北京100080

VLSI集成电路芯片测试技术正在向高层次测试推进 .针对verilog硬件描述语言 ,提出了一种在寄存器传输级 (registertransferlevel,RTL)上的电路模型VRM .该模型着重于实际应用 ,可输出文本格式文件 ,便于开发实用的RTL级故障模拟和RTL级... 详细信息

VLSI集成电路芯片测试技术正在向高层次测试推进 .针对verilog硬件描述语言 ,提出了一种在寄存器传输级 (registertransferlevel,RTL)上的电路模型VRM .该模型着重于实际应用 ,可输出文本格式文件 ,便于开发实用的RTL级故障模拟和RTL级测试生成等软件 .基于该模型 ,还实现了一个简单的RTL逻辑模拟程序以验证VRM模型的可行性 .

关键词： verilogRTL模型 verilog硬件描述语言寄存器传输级模型逻辑模拟高层次测试集成电路芯片芯片测试

来源：评论

学校读者我要写书评

暂无评论

一种同步流水线SRAM读写控制模型

引用

微电子学 2024年第2期54卷 228-234页

作者：李铁虎黄丹罗华军祁宗重庆高新区飞马创新研究院重庆400000 重庆理工大学两江人工智能学院重庆401135 中国兵器科学研究院北京100089

设计了一种同步流水线静态随机存储器读写控制系统的行为级模型。分析了存储器芯片的控制信号和工作时序要求,利用verilog硬件描述语言对存储器芯片的读写系统进行了行为级建模。系统包括主机、总控制器和存储器三部分,其中总控制器又... 详细信息

设计了一种同步流水线静态随机存储器读写控制系统的行为级模型。分析了存储器芯片的控制信号和工作时序要求,利用verilog硬件描述语言对存储器芯片的读写系统进行了行为级建模。系统包括主机、总控制器和存储器三部分,其中总控制器又包括信号源发生器和数据收发控制器两个子模块。利用Modelsim软件对系统行为级模型进行了仿真验证,结果表明系统控制模型在非猝发(常规)、线性猝发、交织猝发三种工作模式下均可对存储器进行正确读写操作。该模型将主机端源控制信号数量减至最少,极大简化了读写控制流程;采用系统时钟双沿对数据采样传输,提升了系统的稳定性。

关键词： SRAM 读写控制系统 verilog硬件描述语言行为级模型

来源：评论

学校读者我要写书评

暂无评论

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案：

请选择收藏分类：

通借通还

建议与咨询 留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案： 新增检索档案 确定 取消

请选择收藏分类： 新增自定义分类 确定 取消

通借通还

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

请选择保存的检索档案：

请选择收藏分类：