检索结果-内蒙古大学图书馆

现代电子技术 2009年第23期32卷 43-46页

作者：叶怀胜谭南林苏树强李国正北京交通大学机电学院北京100044

提出一种基于FPGA的用于提取位同步时钟的片内全数字锁相环电路设计方案。该方案具有同步速度快,结构简洁,失锁后自我调节性能好,即使码元消失或是码元相位出现抖动时,提取的同步时钟也不会有较大变化,仍可以稳定输出。此外,该方案可以... 详细信息

提出一种基于FPGA的用于提取位同步时钟的片内全数字锁相环电路设计方案。该方案具有同步速度快,结构简洁,失锁后自我调节性能好,即使码元消失或是码元相位出现抖动时,提取的同步时钟也不会有较大变化,仍可以稳定输出。此外,该方案可以稳定地从曼彻斯特码中提取出位时钟,指导编解码器可靠工作。采用verilog HDL语言描述电路,给出了仿真结果,并对其稳定性和稳态误差进行了理论分析,以实际测验验证了仿真的正确性。

关键词：全数字锁相环曼彻斯特码 verilog硬件描述语言位同步

来源：评论

学校读者我要写书评

暂无评论

算术逻辑运算单元的设计与仿真

引用

科技信息 2009年第33期 I0059-I0059,I0023页

作者：方卓红曲英杰青岛科技大学信息科学技术学院山东青岛266061

本文利用verilog硬件描述语言并采用结构化建模方法设计了一个算术逻辑运算单元,并对其进行了仿真测试。该算术逻辑运算单元的字长为32位,能够实现加法、减法、逻辑与、逻辑或四种运算,并产生相关的标志位。仿真结果表明该算术逻辑运算... 详细信息

本文利用verilog硬件描述语言并采用结构化建模方法设计了一个算术逻辑运算单元,并对其进行了仿真测试。该算术逻辑运算单元的字长为32位,能够实现加法、减法、逻辑与、逻辑或四种运算,并产生相关的标志位。仿真结果表明该算术逻辑运算单元的功能是正确的。

关键词：集成电路设计算术逻辑运算单元 verilog硬件描述语言结构化建模仿真

来源：评论

学校读者我要写书评

暂无评论

基于verilogHDL的小波滤波器的设计与实现

引用

现代电子技术 2009年第3期32卷 119-121,126页

作者：高冲何云斌哈尔滨理工大学计算机学院黑龙江哈尔滨150080

verilogHDL是EDA领域中电路设计必不可少的工具,利用它设计数字滤波器的最大优点就是可使设计更加灵活,它具有良好的结构化设计和行为建模能力。首先利用verilogHDL对小波滤波器复杂算法电路建立结构化模型,然后根据改进的分布式算法(... 详细信息

verilogHDL是EDA领域中电路设计必不可少的工具,利用它设计数字滤波器的最大优点就是可使设计更加灵活,它具有良好的结构化设计和行为建模能力。首先利用verilogHDL对小波滤波器复杂算法电路建立结构化模型,然后根据改进的分布式算法(是一项重要的FPGA技术)和滤波电路结构图对小波滤波器进行行为建模。最后,利用QuartusⅡ内部的波形仿真软件进行波形仿真和验证,并根据仿真结果对模型进行修改以达到设计要求。

关键词： verilog硬件描述语言改进的分布式算法小波滤波器

来源：评论

学校读者我要写书评

暂无评论

基于FPGA的UART IP核的设计实现

引用

通信技术 2009年第5期42卷 177-179,182页

作者：赵海登刘晓文胡景军汤晓蕾中国矿业大学信息与电气工程学院江苏徐州221008 中国石化浙江金嘉湖油品储运分公司浙江嘉兴314033

随着IC设计技术的发展,IP已经成为SOC设计的关键技术,利用已有IP可大大提高SOPC设计的效率和能力。UART是广泛使用的串行数据通信电路,一般说来,该接口由硬件(UART专用芯片)实现。采用verilogHDL语言,结合有限状态机的设计方法来实现UAR... 详细信息

随着IC设计技术的发展,IP已经成为SOC设计的关键技术,利用已有IP可大大提高SOPC设计的效率和能力。UART是广泛使用的串行数据通信电路,一般说来,该接口由硬件(UART专用芯片)实现。采用verilogHDL语言,结合有限状态机的设计方法来实现UART的IP核,将其核心功能集成到FPGA上,使整体设计紧凑、小巧,实现的UART功能稳定、可靠。

关键词：现场可编程门阵列 UART IP verilog硬件描述语言

来源：评论

学校读者我要写书评

暂无评论

基于verilog HDL的有限状态机设计与描述

引用

计算机工程与设计 2008年第4期29卷 958-960页

作者：刘小平何云斌董怀国哈尔滨理工大学计算机学院黑龙江哈尔滨150080

有限状态机(FSM)是逻辑设计的重要内容,稍大一点的逻辑设计都存在FSM。介绍了采用verilog HDL实现有限状态机的几种不同编码方式和描述风格,并从稳定性、可读性、速度和面积等方面比较了不同实现方式的利弊。最后,以简单序列检测器为例... 详细信息

有限状态机(FSM)是逻辑设计的重要内容,稍大一点的逻辑设计都存在FSM。介绍了采用verilog HDL实现有限状态机的几种不同编码方式和描述风格,并从稳定性、可读性、速度和面积等方面比较了不同实现方式的利弊。最后,以简单序列检测器为例实现了可综合的FSM描述,并分析了其采用不同描述风格所得的综合结果。

关键词：有限状态机 verilog硬件描述语言状态编码独热码综合

来源：评论

学校读者我要写书评

暂无评论

汽轮机末级蒸汽干度测量的数据处理方法的研究

汽轮机末级蒸汽干度测量的数据处理方法的研究

引用

作者：梅程强吉林大学

学位级别：硕士

能源问题一直以来都是人们所关心的问题,而火力发电站的运作作为提供能源的一种重要形式,如何提高火力发电站的发电效率也就成为人们所密切关注的问题。本文主要研究的是火力发电站汽轮机末级蒸汽干度测量的数据处理方法,用以实时监控... 详细信息

能源问题一直以来都是人们所关心的问题,而火力发电站的运作作为提供能源的一种重要形式,如何提高火力发电站的发电效率也就成为人们所密切关注的问题。本文主要研究的是火力发电站汽轮机末级蒸汽干度测量的数据处理方法,用以实时监控火力发电站汽轮机的蒸汽干度,从而达到尽可能的提高火力发电站的经济效益的目的。本文利用verilog HDL硬件描述语言、Quartus II软件和Synplify Pro软件来设计计算汽轮机末级蒸汽干度的电路,并给出相应的仿真结果。首先利用Mie散射理论的结果计算出的水蒸气的相函数,通过查表并进行反演拟合得出汽轮机末级蒸汽中液态水滴的众数半径;接着根据蒸汽凝水粒子尺度的广义Gamma分布来计算液态水的含量;然后利用压力传感器和温度传感器所测得的汽轮机内部的气压和温度计算干蒸汽的含量;最终通过前面的结果以及蒸汽干度的定义求出汽轮机末级的蒸汽干度。

关键词：蒸汽干度 verilog硬件描述语言 EDA 电路仿真

来源：评论

学校读者我要写书评

暂无评论

SDH数字交叉连接系统的设计与实现

SDH数字交叉连接系统的设计与实现

引用

作者：常立立山东大学

学位级别：硕士

随着当代通信和网络的进一步发展,话音、数据和图像等多媒体通信成为当前研究的热点,数据传输量以指数形式增加,这对通信传输系统的处理能力和吞吐能力提出了更高的要求,使同步数字体系(SDH)网络趋于复杂,容量也越来越大。SDH是一种将... 详细信息

随着当代通信和网络的进一步发展,话音、数据和图像等多媒体通信成为当前研究的热点,数据传输量以指数形式增加,这对通信传输系统的处理能力和吞吐能力提出了更高的要求,使同步数字体系(SDH)网络趋于复杂,容量也越来越大。SDH是一种将复接、线路传输及交换功能融为一体,可实现网络保护管理、实时业务监控等多项功能,能大大提高网络资源利用率、实现灵活可靠和高效的网络运行与维护,成为当今世界信息领域在传输技术方面的发展和应用的热点。SDH数字交叉连接设备(SDXC)作为SDH传输系统的重要组成部分,是一种兼有复用、配线、保护/恢复、监控和网管的多功能传输设备,对整个光纤系统的传输能力有着直接的影响,已经成为评价SDH系统传输能力的一个重要指标。论文介绍了同步数字体系SDH的基本知识,包括SDH的概念、基本原理、特点、帧结构、复用原理及设备模型,对SDXC的基本概念、设备类型划分及系统构成做了具体介绍;重点对SDH数字交叉连接系统设计的工作原理、系统结构、模块划分、电路实现及仿真验证等方面进行了深入探讨。系统采用自顶向下的设计方法,独立完成RTL级verilog HDL的代码编写。开发环境基于Xilinx公司的ISE 9.1i、Mentor Graphic的Modelsim XE。首先通过Modelsim工具完成功能仿真,生成代码文件转至ISE环境,使用XST完成了综合;然后依次完成转换及映射、布局布线;继而使用Modelsim进行时序仿真;结合Modelsim XE进行了布局布线后仿真;基于对设计规模和各厂家FPGA芯片性能等的综合考虑,器件选择了Xilinx公司Spartan 3E FPGA实验板,器件型号为X3C500EFG320,最后,使用FPGA硬件板进行器件下载给予验证,验证的结果完全符合设计要求。本设计根据实际传输系统需要并严格按照ITU-T建议要求和国家有关标准要求设计,结构简单,功能专一,可以实现4条STM-1输入信号中126个TU-12支路之间任意的完全无阻塞交叉连接,并使SDH传输网络具有灵活的组网方式及有效的自动化管理和维护功能。系统实现源代码均由笔者独立编写完成,并通过了功能仿真、综合与实现、时序仿真和FPGA器件下载的验证。

关键词：同步数字体系专用集成电路 verilog硬件描述语言同步数字交叉连接设备交叉连接矩阵 FPGA ISE

来源：评论

学校读者我要写书评

暂无评论

GPON系统ONU MAC层下行链路的研究与设计

GPON系统ONU MAC层下行链路的研究与设计

引用

作者：陈红贵浙江工业大学

学位级别：硕士

接入网是连接用户网与城域网/骨干网的桥梁。随着社会信息化进程的加快,接入网已成为制约网络向宽带化发展的瓶颈。为了满足用户的需求,接入网的新技术不断涌现。目前接入网技术主要有xDSL、混合接入、光纤接入、无线接入等。在有线接... 详细信息

接入网是连接用户网与城域网/骨干网的桥梁。随着社会信息化进程的加快,接入网已成为制约网络向宽带化发展的瓶颈。为了满足用户的需求,接入网的新技术不断涌现。目前接入网技术主要有xDSL、混合接入、光纤接入、无线接入等。在有线接入领域,由于光纤技术带宽高、衰减少等优势,光纤接入逐渐成为接入网的主流技术。无源光网络(PON)是最受关注的光纤接入技术。PON经历了APON、EPON和GPON的发展历程,GPON通过为用户提供吉比特的带宽,高效的IP、TDM承载模式,将成为FTTP/FTTH(光纤到户)领域中更为完善的解决方案。随着GPON技术的不断成熟和进步,相信GPON技术将会是未来宽带光接入网络的发展方向。 GPON的技术特征主要体现在介质访问控制层(MAC层),很多GPON的关键技术如信道复用、动态带宽分配、加解密、测距等都是在介质访问控制层实现的,研究和设计GPON系统光网络单元(ONU)MAC层的下行链路对GPON技术的研究具有重要意义。本文首先介绍了光接入网技术,包括三种主要的无源光网络APON、EPON和GPON,以及GPON技术的发展现状;其次从GPON的定义出发,阐明了GPON的标准、系统结构、分层结构和关键技术;然后重点介绍了GPON的传输汇聚层,包括系统协议栈、传输汇聚层的关键功能、子层结构和功能以及GTC帧结构;根据传输汇聚层的分析提出了ONU的MAC层整体设计结构图,并介绍了各个模块的功能;在详细分析下行链路的每个模块的基础上,用verilog硬件描述语言在QuartusⅡ软件中对每个模块进行仿真设计,并给出了仿真结果图;最后对所做的研究工作进行了总结,指出了今后还需继续进行的研究工作,并对GPON技术的发展前景进行了展望。

关键词：千兆比特无源光网络光网络单元 MAC层模块设计 verilog硬件描述语言

来源：评论

学校读者我要写书评

暂无评论

基于CCD的图像采集和处理系统

基于CCD的图像采集和处理系统

引用

作者：顾一浙江大学

学位级别：硕士

高性能低成本的图像采集和处理系统在自动测量、设备检测、安全监控等工业测控领域需求巨大。相比于CMOS图像传感器,CCD图像传感器在灵敏度、分辨率、噪声控制以及技术成熟度等方面具有明显优势。发达国家对于基于CCD图像传感器的高性... 详细信息

高性能低成本的图像采集和处理系统在自动测量、设备检测、安全监控等工业测控领域需求巨大。相比于CMOS图像传感器,CCD图像传感器在灵敏度、分辨率、噪声控制以及技术成熟度等方面具有明显优势。发达国家对于基于CCD图像传感器的高性能图像采集和处理系统的开发已经具有了一定的经验和成功先例,而在我国,相关的技术开发还比较薄弱。因此,通过对基于CCD图像传感器的高性能图像采集和处理系统进行研究和开发,迅速掌握核心技术,积累必要的技术储备和经验,对满足我国在相关领域的需求有着重要意义。本文研究了CCD图像传感器的发展历程、结构及工作原理、性能特点,并与CMOS图像传感器进行了比较。详细分析了SONY公司的大面阵CCD图像传感器,并以此器件为核心完成了图像采集和处理系统的设计。选用CYPRESS公司的LC4256V型CPLD(Complex Programmable Logic Device)芯片和TI公司的MSP430F149型MCU(Micro Controller Unit)芯片共同构成系统的核心处理平台。以CPLD为设计载体,使用verilog硬件描述语言实现了驱动时序设计,完成了对CCD图像传感器的控制。对CYPRESS公司的CY7C68013型USB器件进行了固件程序、驱动程序和应用程序开发,实现了高速数据传输。硬件上采用了模块化设计,并充分考虑了抗干扰措施。实际测试表明,上述系统工作稳定,具有良好的灵活性和可扩展性。

关键词：图像采集和处理系统 CCD图像传感器 CPLD MCU 驱动时序 verilog硬件描述语言 USB

来源：评论

学校读者我要写书评

暂无评论

体系结构级图形图像加速方法与实现研究

体系结构级图形图像加速方法与实现研究

引用

作者：赵俊湖南大学

学位级别：硕士

嵌入式系统中图形图像的加速技术在工业、国防和人们的日常生活中有着广泛的应用。然而,目前常用的嵌入式图形加速系统仍存在一些不足,如嵌入式微处理器负担过重,移植性不强,显示功能有限等,导致嵌入式系统在完成连续动态的、高质量的... 详细信息

嵌入式系统中图形图像的加速技术在工业、国防和人们的日常生活中有着广泛的应用。然而,目前常用的嵌入式图形加速系统仍存在一些不足,如嵌入式微处理器负担过重,移植性不强,显示功能有限等,导致嵌入式系统在完成连续动态的、高质量的图像显示任务时面临较大的困难。在嵌入式系统中利用图形加速芯片来协助嵌入式微处理器完成图形图像的加速任务,能大幅度的提高图形图像处理速度,节省嵌入式系统的资源。因此,对嵌入式图形加速芯片体系结构进行研究对于增强嵌入式系统图形图像的功能有极为重大的意义。论文基于处理速度、系统资源、移植性等方面的考虑,提出了一种新的嵌入式图形加速芯片体系结构。在新的体系结构中各功能被划分为独立的模块,并通过硬件逻辑电路来对各模块的功能进行实现,将嵌入式微处理器从繁重的图形图像显示处理任务中解放出来,提高了图形图像的处理速度,节省了嵌入式微处理器的系统资源。同时,芯片为嵌入式微处理器提供了通用的数据、地址和控制总线,以及一套完整的命令集,使其能与不同的嵌入式微处理器进行通信,具有较强的通用性。为了验证这种体系结构的可行性,本文利用系统芯片设计技术,在一块定制的开发板上实现了嵌入式图形加速芯片的原型系统。开发板的核心由一块Xilinx公司的FPGA芯片、一块SDRAM存储芯片、一块FLASH存储芯片组成。在构造原型系统的过程中,本文采用了FPGA的开发流程分阶段进行设计,并用verilog硬件描述语言实现了一个嵌入式通用图形加速芯片的IP核。最后搭建一个测试平台对实现的芯片进行测试,该平台包括了一个用TCL语言开发的测试环境必须的命令发送软件。该命令发送软件用于产生各种显示操作命令,并将这些命令发送给嵌入式通用图形加速芯片。测试结果表明,嵌入式图形加速芯片能根据用户发送的操作命令,快速地完成图形图像的显示、数据的下载、屏幕块的操作等等,达到了预期的设计目标。

关键词：图形加速芯片嵌入式微处理器 FPGA verilog硬件描述语言 IP核

来源：评论

学校读者我要写书评

暂无评论

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案：

请选择收藏分类：

通借通还

建议与咨询 留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案： 新增检索档案 确定 取消

请选择收藏分类： 新增自定义分类 确定 取消

通借通还

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

请选择保存的检索档案：

请选择收藏分类：