检索结果-内蒙古大学图书馆

固体电子学研究与进展 2008年第2期28卷 264-270页

作者：包旭鹤曾晓洋复旦大学专用集成电路与系统国家重点实验室上海200433

提出了用数字信号取代多电平信号驱动TN-LCD的方法,利用数字信号相位差和占空比的不同,实现行(COMMON)和列(SEGMENT)信号电压差均方根值差异而达到显示图形的效果。文中首先构造了数字单行扫描模式,但其对显示对比度影响较大;进而借鉴... 详细信息

提出了用数字信号取代多电平信号驱动TN-LCD的方法,利用数字信号相位差和占空比的不同,实现行(COMMON)和列(SEGMENT)信号电压差均方根值差异而达到显示图形的效果。文中首先构造了数字单行扫描模式,但其对显示对比度影响较大;进而借鉴了多路寻址液晶驱动的原理,构造出数字两行扫描模式改善了显示对比度;最后得到的数字两行扫描模式的TN-LCD驱动方法具有无静态功耗、驱动能力强、成本低、实现灵活等优点。低于16行LCD应用条件下其显示对比度已接近传统方法。通过FPGA和流片试验,结果证明此方法是可实现的。实际观察到的显示对比度和静态工作电流已达到预期目标。

关键词：液晶驱动显示扭曲向列阵型多路寻址均方根静态功耗显示对比度

来源：评论

学校读者我要写书评

暂无评论

FPGA通用开关盒层次化建模与优化

引用

电子与信息学报 2008年第5期30卷 1239-1242页

作者：谈珺申秋实王伶俐童家榕复旦大学专用集成电路与系统国家重点实验室上海201203

国际上权威的通用布局布线工具(Versatile Place and Route tool,VPR)所支持的开关盒(Switch Box,SB)结构限定在Disjoint,Wilton和Universal3种类型,并且通道内同种类型的互连线必须相邻排列。针对这两个约束,该文提出了FPGA(Field Prog... 详细信息

国际上权威的通用布局布线工具(Versatile Place and Route tool,VPR)所支持的开关盒(Switch Box,SB)结构限定在Disjoint,Wilton和Universal3种类型,并且通道内同种类型的互连线必须相邻排列。针对这两个约束,该文提出了FPGA(Field Programmable Gate Array)层次化通用开关盒模型,可涵盖FPGA中的任意开关盒结构,并基于这种模型,提出了具有更高布通率的新型开关盒结构JSB(Joint Switch Box,JSB),与Disjoint,Wilton和Universal结构相比,布通率分别提高了10.1%,3.3%和4.6%;还通过优化分布FPGA中互连线,大幅度减小了电路延时,在相同工艺参数和相同开关盒的条件下,比VPR的布线时延关键路径平均缩短了10.4%。

关键词：通用布局布线工具开关盒模型布通率关键路径 FPGA

来源：评论

学校读者我要写书评

暂无评论

CMOS全差分超宽带低噪声放大器

引用

固体电子学研究与进展 2008年第4期28卷 554-558页

作者：罗志勇李巍李宁杨光任俊彦复旦大学专用集成电路与系统国家重点实验室上海201203

文中给出了一个应用于超宽带射频接收机中的全集成低噪声放大器,该低噪声放大器采用了电阻并联负反馈与源极退化电感技术的结合,为全差分结构,在Jazz0.18μm RF CMOS工艺下实现,芯片面积为1.08mm2,射频端ESD抗击穿电压为1.4kV。测试结... 详细信息

文中给出了一个应用于超宽带射频接收机中的全集成低噪声放大器,该低噪声放大器采用了电阻并联负反馈与源极退化电感技术的结合,为全差分结构,在Jazz0.18μm RF CMOS工艺下实现,芯片面积为1.08mm2,射频端ESD抗击穿电压为1.4kV。测试结果表明,在1.8V电源电压下,该LNA的工作频带为3.1～4.7GHz,功耗为14.9mW,噪声系数(NF)为1.91～3.24dB,输入三阶交调量(IIP3)为-8dBm。

关键词：互补金属氧化物半导体超宽带低噪声放大器

来源：评论

学校读者我要写书评

暂无评论

一种非带隙结构基准源的设计及特性分析

引用

固体电子学研究与进展 2008年第1期28卷 105-108,113页

作者：陈华周锋李舜严伟复旦大学专用集成电路与系统国家重点实验室上海201203

设计了一种非带隙结构的电压基准源,并对该基准源作了电源抑制特性的理论分析。这一设计在Chart-ed0.35μm CMOS工艺条件下流片实现,在3~110°C的温度范围内测试结果达到了17.4ppm/°C的性能。

关键词：低功耗电压基准源非带隙结构电源噪声抑制

来源：评论

学校读者我要写书评

暂无评论

FPGA可编程逻辑单元时序功能的设计实现

引用

电子学报 2008年第8期36卷 1480-1484页

作者：潘光华来金梅陈利光王元王键童家榕复旦大学专用集成电路与系统国家重点实验室上海200433

本文主要研究高性能FPGA可编程逻辑单元中分布式RAM和移位寄存器两种时序功能的设计实现方法.运用静态Latch实现分布式RAM的写入同步,以降低对时序控制电路的要求;为克服电荷共享问题,提出通过隔断存储单元之间通路的方法实现移位寄存器... 详细信息

本文主要研究高性能FPGA可编程逻辑单元中分布式RAM和移位寄存器两种时序功能的设计实现方法.运用静态Latch实现分布式RAM的写入同步,以降低对时序控制电路的要求;为克服电荷共享问题,提出通过隔断存储单元之间通路的方法实现移位寄存器.以含两个四输入LUT(Look Up Table)的多功能可编程逻辑单元为例,详细说明电路的设计思路以及实现方法.研究表明,本文提出的方法可以简化对时序控制电路的设计要求,克服电荷共享问题,减少芯片面积.

关键词： FPGA可编程逻辑单元分布式RAM 移位寄存器

来源：评论

学校读者我要写书评

暂无评论

一种低噪声高线性度CMOS上变频混频器

引用

固体电子学研究与进展 2008年第3期28卷 363-367页

作者：金黎明倪熔华唐长文闵昊复旦大学专用集成电路与系统国家重点实验室上海201203

设计实现了一种采用开关跨导型结构的低噪声高线性度上变频混频器,详细分析了电路的噪声特性和线性度等性能参数,本振频率为900 MHz。芯片采用0.18μm Mixed signal CMOS工艺实现。测试结果表明,混频器的转换增益约为8 dB,单边带噪声系... 详细信息

设计实现了一种采用开关跨导型结构的低噪声高线性度上变频混频器,详细分析了电路的噪声特性和线性度等性能参数,本振频率为900 MHz。芯片采用0.18μm Mixed signal CMOS工艺实现。测试结果表明,混频器的转换增益约为8 dB,单边带噪声系数约为11 dB,输入参考三阶交调点(IIP3)约为10.5 dBm。芯片工作在1.8 V电源电压下,消耗的电流为10 mA,芯片总面积为0.63 mm×0.78 mm。

关键词：混频器开关跨导噪声系数三阶交调点

来源：评论

学校读者我要写书评

暂无评论

一种超快速响应的片上线性稳压器

引用

固体电子学研究与进展 2008年第4期28卷 612-615,626页

作者：杨柳孙曼洪志良复旦大学专用集成电路与系统国家重点实验室上海201203

设计了一种片上超高速低压差(LDO,low dropout)线性稳压器。在仅利用100pF输出电容情况下,采用一种新颖的快速响应回路,使LDO可以响应20ns内负载电流由空载到满载的瞬态变化,大大提高了系统的瞬态响应性能。快速响应回路同时具有补偿作... 详细信息

设计了一种片上超高速低压差(LDO,low dropout)线性稳压器。在仅利用100pF输出电容情况下,采用一种新颖的快速响应回路,使LDO可以响应20ns内负载电流由空载到满载的瞬态变化,大大提高了系统的瞬态响应性能。快速响应回路同时具有补偿作用,保证LDO的稳定性。芯片设计基于SMIC公司的0.35μm CMOS工艺信号模型。测试结果表明,LDO在工作模式下的静态电流约为120μA,在等待模式下的静态电流约为9μA,对上升、下降时间均小于60ns的脉冲信号具有良好的瞬态响应。

关键词：低压差线性稳压器快速响应回路稳定性

来源：评论

学校读者我要写书评

暂无评论

一种适用于DDR SDRAM控制器的DLL新结构

引用

固体电子学研究与进展 2008年第2期28卷 299-303页

作者：叶波罗敏王紫石贝尔实验室上海201203 复旦大学专用集成电路与系统国家重点实验室上海200433

提出了一种适用于DDR SDRAM控制器的DLL新结构,在不同的工艺、电压和温度(PVT)条件下,DDR SDRAM的数据经过传输线传输后均能被器件采样到正确的数据。采用256M133MHz DDR SDRAM和1.5V、0.16μm CMOS标准单元库,模拟和测试结果都表明了... 详细信息

提出了一种适用于DDR SDRAM控制器的DLL新结构,在不同的工艺、电压和温度(PVT)条件下,DDR SDRAM的数据经过传输线传输后均能被器件采样到正确的数据。采用256M133MHz DDR SDRAM和1.5V、0.16μm CMOS标准单元库,模拟和测试结果都表明了该结构的正确性。该结构同样可用于其它不同PVT条件下需要固定延迟的电路。

关键词：双数据率延迟锁相环同步动态随机存取存储器工艺电压温度

来源：评论

学校读者我要写书评

暂无评论

应用于超宽带系统中的低功耗、高速FFT/IFFT处理器设计

引用

通信学报 2008年第9期29卷 40-45页

作者：刘亮王雪静叶凡仁俊彦复旦大学专用集成电路与系统国家重点实验室微纳创新平台上海201203

设计了一种应用于超宽带(UWB)无线通信系统中的FFT/IFFT处理器。采用8×8×2混合基算法进行FFT运算,实现了2路64点或者1路128点FFT功能,并为该算法提出了一种新型的8路并行反馈结构。该结构提高了处理器的数据吞吐率,降低了芯... 详细信息

设计了一种应用于超宽带(UWB)无线通信系统中的FFT/IFFT处理器。采用8×8×2混合基算法进行FFT运算,实现了2路64点或者1路128点FFT功能,并为该算法提出了一种新型的8路并行反馈结构。该结构提高了处理器的数据吞吐率,降低了芯片功耗。为了减少处理器中的乘法数目,提高时序性能,提出了改进型移位加算法。设计的FFT/IFFT处理器采用SMIC 0.13μm CMOS工艺制造,芯片的核心面积为1.44mm2。测试结果表明,该芯片最高数据吞吐率到达1Gsample/s,在典型的工作频率500Msample/s下,芯片功耗为39.6mW。与现有同类型FFT芯片相比,该芯片面积缩小了40%,功耗减少了45%。

关键词： FFT IFFT 超宽带 8路并行反馈结构

来源：评论

学校读者我要写书评

暂无评论

基于整体退火遗传算法的低功耗最佳极性搜索

引用

计算机辅助设计与图形学学报 2008年第1期20卷 73-78页

作者：汪鹏君陆金刚曾晓洋宁波大学电路与系统研究所宁波315211 复旦大学专用集成电路与系统国家重点实验室上海201203

针对n变量逻辑函数在不同极性下所对应的XNOR/OR电路功耗和面积不同的特点,首先用信号概率传递算法和多输入XNOR/OR(同或/或)门的低功耗分解算法建立了XNOR/OR电路的功耗估计模型.在此基础上,将基于列表技术的极性转换算法和整体退火遗... 详细信息

针对n变量逻辑函数在不同极性下所对应的XNOR/OR电路功耗和面积不同的特点,首先用信号概率传递算法和多输入XNOR/OR(同或/或)门的低功耗分解算法建立了XNOR/OR电路的功耗估计模型.在此基础上,将基于列表技术的极性转换算法和整体退火遗传算法相结合,提出了一种针对大规模XNOR/OR电路的低功耗最佳极性搜索算法.对8个较大规模MCNCBenchmark电路测试表明,该算法搜索到的最佳极性所对应的XNOR/OR电路与极性0时的XNOR/OR电路相比,平均节省功耗和面积分别达到了84.4%和65.2%.

关键词：整体退火遗传算法 XNOR/OR逻辑低功耗极性转换

来源：评论

学校读者我要写书评

暂无评论

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案：

请选择收藏分类：

通借通还

建议与咨询 留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案： 新增检索档案 确定 取消

请选择收藏分类： 新增自定义分类 确定 取消

通借通还

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

请选择保存的检索档案：

请选择收藏分类：