检索结果-内蒙古大学图书馆

计算机工程 2006年第18期32卷 240-242页

作者：陈双燕王东辉张铁军侯朝焕中国科学院声学研究所数字系统集成实验室

随着近年来高速计算机的快速发展,人们对存储器频宽及性能的要求越来越高。作为第2代DDR存储器的DDR2SDRAM具有高速、低功耗、高密度、高稳定性等特点,在未来的一二年里,它将逐步取代DDRSDRAM而成为内存的主流。尽管DDR2的地位正在不断... 详细信息

随着近年来高速计算机的快速发展,人们对存储器频宽及性能的要求越来越高。作为第2代DDR存储器的DDR2SDRAM具有高速、低功耗、高密度、高稳定性等特点,在未来的一二年里,它将逐步取代DDRSDRAM而成为内存的主流。尽管DDR2的地位正在不断上升,但DDR仍是当前流行的高速存储器。该文通过对这两种存储器的分析比较,基于WISHBONE总线,提出并实现了一种可兼容DDR与DDR2存储器的控制器。

关键词： DDP SDRAM DDR2 SDRAM WISHBONE 控制器

来源：评论

学校读者我要写书评

暂无评论

软硬件协同循环优化方法的设计与实现

引用

计算机辅助设计与图形学学报 2013年第10期25卷 1574-1581页

作者：王琪鲍丽丹张铁军王东辉侯朝焕中国科学院声学研究所数字系统集成实验室北京100190 中国科学院大学北京100049

为了提升处理器执行循环的性能,降低循环开销,提出一种适用于多发射数字信号处理器(DSP)的软硬件协同循环优化方法.在对循环体量化分析的基础上,利用编译器进行循环标志指令的插入和循环开销指令的删除,并由新增的硬件专用循环单元根据... 详细信息

为了提升处理器执行循环的性能,降低循环开销,提出一种适用于多发射数字信号处理器(DSP)的软硬件协同循环优化方法.在对循环体量化分析的基础上,利用编译器进行循环标志指令的插入和循环开销指令的删除,并由新增的硬件专用循环单元根据循环标志指令携带的信息实现循环计数器的增减和取指地址的计算等功能,达到零开销循环的目的.在多发射DSP SuperV_EF01上的实验结果表明,应用文中方法后,指令周期数和汇编代码大小平均降低了20.94%和4.06%.

关键词：循环优化零开销循环软硬件协同

来源：评论

学校读者我要写书评

暂无评论

面向推断执行处理器的Trace压缩方法

引用

计算机辅助设计与图形学学报 2013年第12期25卷 1918-1924页

作者：高瑛珂王琪李泉泉张铁军王东辉侯朝焕中国科学院声学研究所数字系统集成实验室北京100190 中国科学院大学北京100049

实时收集应用程序在处理器中的trace信息对于硅后验证和软件调试具有重要意义.受限于处理器片上存储资源和通信带宽,为了提高trace信息的压缩效率以进行实时调试,提出一种面向推断执行处理器的实时trace压缩方法.该方法充分利用推断位... 详细信息

实时收集应用程序在处理器中的trace信息对于硅后验证和软件调试具有重要意义.受限于处理器片上存储资源和通信带宽,为了提高trace信息的压缩效率以进行实时调试,提出一种面向推断执行处理器的实时trace压缩方法.该方法充分利用推断位和程序计数器(PC)的冗余特性,分别采用两级压缩后输出,保证了PC值的局部性和整个trace信息的完整性.在SuperV DSP中进行验证的结果表明,文中方法比传统方法的压缩率平均提高21.95%,可以更好地满足推断执行处理器的实时调试需求.

关键词：推断执行 trace压缩 SuperV处理器

来源：评论

学校读者我要写书评

暂无评论

可复用微处理器片上调试功能的设计与实现

引用

计算机辅助设计与图形学学报 2012年第10期24卷 1369-1374页

作者：王琪高瑛珂华斯亮张铁军王东辉侯朝焕中国科学院声学研究所数字系统集成实验室北京100190 中国科学院研究生院北京100049

为了方便软件与应用系统的开发与调试,提出一种可复用的微处理器片上调试方法.通过设计通用的调试指令集和增加调试模块,并扩展处理器内核功能,实现了断点设置与取消、内核运行的流水级精确控制、内核资源访问、任意程序段运行中特殊事... 详细信息

为了方便软件与应用系统的开发与调试,提出一种可复用的微处理器片上调试方法.通过设计通用的调试指令集和增加调试模块,并扩展处理器内核功能,实现了断点设置与取消、内核运行的流水级精确控制、内核资源访问、任意程序段运行中特殊事件的统计等片上调试功能.该方法已在自主研发的SuperV_EF01DSP上实现.在CMOS 90nm工艺下的综合结果表明,新增的片上调试功能不影响SuperV_EF01DSP的关键路径时序,而芯片总面积仅增加了3.87%.

关键词：片上调试可复用数字信号处理器单步

来源：评论

学校读者我要写书评

暂无评论

一种高性能的Σ-ΔA/D转换器的设计

引用

微电子学与计算机 2005年第1期22卷 136-139,143页

作者：李罗生洪缨侯朝焕中国科学院声学研究所数字系统集成实验室北京100080

提出了一种高速高分辨率的过采样率可配置的四阶基于2-1-1级联拓扑结构的SigmaDeltaA/D转换器的设计方法。设计采用的是0.18μmCMOS混合工艺,模拟电路和数字电路的供电电压分别为3.3V和1.8V。该转换器的采样时钟速率最高可以达到64MHz,... 详细信息

提出了一种高速高分辨率的过采样率可配置的四阶基于2-1-1级联拓扑结构的SigmaDeltaA/D转换器的设计方法。设计采用的是0.18μmCMOS混合工艺,模拟电路和数字电路的供电电压分别为3.3V和1.8V。该转换器的采样时钟速率最高可以达到64MHz,过采样率可以配置为32、16两种方式,当过采样率为32时,可达到115dB的无杂散动态范围和95dB的信噪比,总功耗约为200mW。

关键词： A/D转换器 sigma delta调制器抽样滤波器开关电容

来源：评论

学校读者我要写书评

暂无评论

WISHBONE总线协议下DDR存储控制器设计

引用

微电子学与计算机 2004年第9期21卷 170-172,176页

作者：张磊吴晖中国科学院声学研究所数字系统集成实验室北京100080

DDR-SDRAM是当今一种流行的高速存储器。通过和普通SDRAM存储器对比,阐述了WISHBONE总线协议下DDR存储器控制器的设计方法和注意事项,并提出一种提高DDR工作效率的预测机制。

关键词： DDR SDRAM WISHBONE 控制器

来源：评论

学校读者我要写书评

暂无评论

一种自适应的存储器访问乱序调度机制

引用

计算机工程 2009年第8期35卷 125-127页

作者：杨磊逄珺时磊张铁军王东辉侯朝焕中国科学院声学研究所数字系统集成实验室北京100190 中国科学院研究生院北京100190

存储器访问速度已经成为现代处理器系统中的瓶颈。对于存储器访问的调度可以有效地提高存储器带宽利用率。基于一种称为突发调度的机制进行改进,通过使用优先级表达式从各个块里选择最合适的突发来访问存储器,运用自适应的方法来调节优... 详细信息

存储器访问速度已经成为现代处理器系统中的瓶颈。对于存储器访问的调度可以有效地提高存储器带宽利用率。基于一种称为突发调度的机制进行改进,通过使用优先级表达式从各个块里选择最合适的突发来访问存储器,运用自适应的方法来调节优先级表达式里各项的系数,使得这一方法针对不同的应用都能取得好的效果。通过运行SPECCPU2000测试程序和stream程序,与顺序访问机制以及突发调度机制相比,该自适应调度机制将总线利用率分别提高了52%和4.8%。[0]

关键词：同步动态随机存储器存储器组突发自适应

来源：评论

学校读者我要写书评

暂无评论

多核系统中共享cache的动态划分

引用

微电子学与计算机 2009年第5期26卷 56-59页

作者：杨磊时磊张铁军王东辉中国科学院声学研究所数字系统集成实验室北京100190 中国科学院研究生院北京100190

引入建立单独的监控电路的方法对cache进行最优的动态划分,有效解决了线程间cache访问互相污染的问题.同时基于cache访问局部性的差异,提出了Group划分的方法,在增加很少硬件开销的条件下进一步提高了性能.通过运行SPEC CPU2000测试程序... 详细信息

引入建立单独的监控电路的方法对cache进行最优的动态划分,有效解决了线程间cache访问互相污染的问题.同时基于cache访问局部性的差异,提出了Group划分的方法,在增加很少硬件开销的条件下进一步提高了性能.通过运行SPEC CPU2000测试程序,动态划分将整体IPC提高8.7%,而Group划分方法可以提高11.8%.

关键词：高速缓存栈距离剖析动态划分

来源：评论

学校读者我要写书评

暂无评论

一种高速低功耗优先级编码器结构

引用

微电子学与计算机 2011年第2期28卷 74-76,81页

作者：杨磊闫浩张铁军王东辉中国科学院声学研究所数字系统集成实验室北京100190 中国科学院研究生院北京100190

优先级编码器是数字系统中一种重要的基本电路.它可以对多个输入请求进行仲裁,挑选出其中最高优先级的请求编码输出,指示最高优先级请求的位置.在传统的优先级编码器结构里,对每个输出都采用单独的放电路径,管子多功耗大.由此提出了采... 详细信息

优先级编码器是数字系统中一种重要的基本电路.它可以对多个输入请求进行仲裁,挑选出其中最高优先级的请求编码输出,指示最高优先级请求的位置.在传统的优先级编码器结构里,对每个输出都采用单独的放电路径,管子多功耗大.由此提出了采用共享放电路径的优先级编码器结构,减少管子的数目,降低功耗.仿真结果显示,平均延时下降了17%,平均功耗下降了5.4%.

关键词：优先级编码器放电路径

来源：评论

学校读者我要写书评

暂无评论

高阶Σ-Δ调制器的非理想特性分析与建模

引用

微电子学 2005年第3期35卷 275-278,282页

作者：李罗生洪缨侯朝焕中国科学院声学研究所数字系统集成实验室中国科学院研究生院北京100080

文章对2-1-1级联结构的高阶Σ-ΔA/D调制器的非理想特性,包括时钟抖动、MOS开关噪声、比较器迟滞性、放大器的输入噪声、单位增益带宽和有限直流增益等,进行了分析,提出了基于Matlab的高层次建模方法。通过系统仿真确定关键的电路参数... 详细信息

文章对2-1-1级联结构的高阶Σ-ΔA/D调制器的非理想特性,包括时钟抖动、MOS开关噪声、比较器迟滞性、放大器的输入噪声、单位增益带宽和有限直流增益等,进行了分析,提出了基于Matlab的高层次建模方法。通过系统仿真确定关键的电路参数和性能指标,在较高层次指导A/D转换器的电路结构级和晶体管级设计。

关键词： ∑-△调制器 A/D转换器非理想特性高层次建模

来源：评论

学校读者我要写书评

暂无评论

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案：

请选择收藏分类：

通借通还

建议与咨询 留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案： 新增检索档案 确定 取消

请选择收藏分类： 新增自定义分类 确定 取消

通借通还

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

请选择保存的检索档案：

请选择收藏分类：