检索结果-内蒙古大学图书馆

计算机辅助设计与图形学学报 2013年第10期25卷 1557-1565页

作者：张茉莉杨海钢刘峰黄娟崔秀海中国科学院电子学研究所可编程芯片与系统研究室北京100190 中国科学院大学北京100049

为了消除高级综合中的递归函数调用,提出一种基于函数调用图(FCG)和分支决策的编译优化算法.首先在LLVM编译器架构下给出FCG的中间结构,将递归调用转换为非递归函数的嵌套调用,然后借助决策树的构造规则去除函数体中的分支判断及未调用... 详细信息

为了消除高级综合中的递归函数调用,提出一种基于函数调用图(FCG)和分支决策的编译优化算法.首先在LLVM编译器架构下给出FCG的中间结构,将递归调用转换为非递归函数的嵌套调用,然后借助决策树的构造规则去除函数体中的分支判断及未调用的子支,最后采用子函数复用、资源预评估的方法控制实现电路的规模.实验结果表明,与内联展开算法RecursionHW相比,采用该算法综合后的逻辑单元数平均减少63%,时钟频率平均提高3.2倍,并且高级综合的总时长随递归深度的增大而呈指数级减少.

关键词：高级综合递归函数编译优化函数调用图决策树

来源：评论

学校读者我要写书评

暂无评论

一种减少重复搜索的FPGA快速布线算法

引用

计算机辅助设计与图形学学报 2014年第6期26卷 1015-1024页

作者：刘洋杨海钢黄志洪刘峰罗杨中国科学院电子学研究所可编程芯片与系统研究室北京100190 中国科学院大学北京100049

为了提高FPGA布线的运行速度,提出一种减少重复搜索的快速布线算法,该算法分为布通驱动布线算法和时序驱动布线算法.在布通驱动布线算法中,通过把线网的布线路径转换成连接的布线路径来判断每条连接的路径中是否存在拥塞节点,如果存在,... 详细信息

为了提高FPGA布线的运行速度,提出一种减少重复搜索的快速布线算法,该算法分为布通驱动布线算法和时序驱动布线算法.在布通驱动布线算法中,通过把线网的布线路径转换成连接的布线路径来判断每条连接的路径中是否存在拥塞节点,如果存在,保留其布线路径,否则重新进行搜索;时序驱动布线算法采用临界度判定机制来平衡运行速度和时序性能之间的比重.实验结果表明,与公认的VPR布线算法相比,布通驱动布线算法和时序驱动布线算法的运行时间分别平均减少了95.19%和28.98%,且时序驱动布线算法的关键路径延时减少了4.80%.

关键词：可编程门阵列布线重复搜索拥塞节点临界度判定

来源：评论

学校读者我要写书评

暂无评论

动态自适应低密度奇偶校验码译码器的FPGA实现

引用

电子与信息学报 2015年第8期37卷 1937-1943页

作者：兰亚柱杨海钢林郁中国科学院电子学研究所可编程芯片与系统研究室北京100190 中国科学院大学北京100049

在复杂深空通信环境中，自适应能力的强弱对低密度奇偶校验（LDPC）码译码器能否保持长期稳定工作具有重要影响。该文通过对DVB—S2标准LDPC码译码器各功能模块的IP化设计，将动态自适应理论参数化映射到各功能模块中，实现动态自适应L... 详细信息

在复杂深空通信环境中，自适应能力的强弱对低密度奇偶校验（LDPC）码译码器能否保持长期稳定工作具有重要影响。该文通过对DVB—S2标准LDPC码译码器各功能模块的IP化设计，将动态自适应理论参数化映射到各功能模块中，实现动态自适应LDPC码译码器的设计。基于StratixIV系列FPGA的验证结果表明，动态自适应LDPC译码器可以满足不同码率码长及不同性能需求下的译码。同时，单译码通道可以保证译码数据信息吞吐率达到40．9-71．7Mbps。

关键词： LDPC码译码器动态自适应 DVB—S2标准 FPGA

来源：评论

学校读者我要写书评

暂无评论

基于PathFinder和拆线-重布的FPGA时序布线算法

引用

计算机辅助设计与图形学学报 2014年第1期26卷 138-145页

作者：刘洋杨海钢喻伟崔秀海黄娟中国科学院电子学研究所可编程芯片与系统研究室北京100190 中国科学院大学北京100190

为了解决当前FPGA布线算法的绕线问题,进一步减少关键路径的延时,提出一种混合PathFinder和拆线-重布的FPGA时序布线算法.在PathFinder时序算法整体布线布通之后,拆掉一些影响关键路径延时的线网路径,再对这些拆掉的线网采用PathFinder... 详细信息

为了解决当前FPGA布线算法的绕线问题,进一步减少关键路径的延时,提出一种混合PathFinder和拆线-重布的FPGA时序布线算法.在PathFinder时序算法整体布线布通之后,拆掉一些影响关键路径延时的线网路径,再对这些拆掉的线网采用PathFinder算法进行增量布线;在重布的过程中,通过为关键连接和其他连接采用差别化的关键度来专门优化关键连接的路径,从而减少整个关键路径的延时.实验结果表明,与VPR时序驱动布线算法相比,该算法能平均减少12.97%的关键路径延时,而运行时间仅增加了4.87%.

关键词： FPGA 时序布线柝线一萤布增量布线关键摩

来源：评论

学校读者我要写书评

暂无评论

基于垂直扩散的FPGA温度优化布局算法

引用

计算机辅助设计与图形学学报 2017年第1期29卷 189-195页

作者：黄俊英林郁张超杨海钢中国科学院电子学研究所可编程芯片与系统研究室北京100190 中国科学院大学北京100190

为减小FPGA热梯度的增加对芯片性能和可靠性的影响,提出一种基于垂直扩散的温度优化布局算法.首先,通过实验分析了芯片温度特性与芯片尺寸之间的关系;然后,根据布局后网表计算出过热区域,利用该区域边界及扩散系数构建温度优化布局算法... 详细信息

为减小FPGA热梯度的增加对芯片性能和可靠性的影响,提出一种基于垂直扩散的温度优化布局算法.首先,通过实验分析了芯片温度特性与芯片尺寸之间的关系;然后,根据布局后网表计算出过热区域,利用该区域边界及扩散系数构建温度优化布局算法,并引入局部位置调整机制解决逻辑块位置重叠问题.实验结果表明,与传统布局算法的芯片温度相比,在线长和延时平均仅增加3.4%和1.4%的情况下,该算法的峰值温度平均减小7.5%,热梯度平均减小20.3%.

关键词：可编程门阵列布局算法温度优化热梯度

来源：评论

学校读者我要写书评

暂无评论

多层金属电源线地线网络拓扑结构的IR-drop分析方法

引用

电子学报 2015年第12期43卷 2542-2546页

作者：王一杨海钢余乐孙嘉斌中国科学院电子学研究所可编程芯片与系统研究室北京100190 中国科学院大学北京100049

提出了一种电源/地线(P/G)网络压降(IR-drop)静态分析方法.该方法探索了多层金属立体P/G网络结构,通过输入各金属层的坐标和通孔(Via)的工艺规则,分析不同多层金属P/G网络的拓扑结构对IR-drop的影响.实验结果表明,文中方法的压降评估结... 详细信息

提出了一种电源/地线(P/G)网络压降(IR-drop)静态分析方法.该方法探索了多层金属立体P/G网络结构,通过输入各金属层的坐标和通孔(Via)的工艺规则,分析不同多层金属P/G网络的拓扑结构对IR-drop的影响.实验结果表明,文中方法的压降评估结果与SPICE仿真结果相比有着高度的一致性,平均误差小于0.4%,且算法时间复杂度与通孔数目成线性关系.并且指出中间层金属的拓扑结构对IR-drop的分布和大小有重要影响.

关键词：电源/地线网络多层压降通孔

来源：评论

学校读者我要写书评

暂无评论

面向DVB-S2标准LDPC码的高效编码结构

引用

电子与信息学报 2016年第7期38卷 1781-1787页

作者：兰亚柱杨海钢林郁伸国科学院电子学研究所可编程芯片与系统研究室北京100190 中国科学院大学北京100049

面向DVB-S2标准LDPC码,该文旨在实现一种基于FPGA的高效编码结构,提出一种快速流水线并向递归编码算法,可以显著提高编码数据信息吞吐率。同时,通过并向移位运算和并向异或运算的处理结构计算编码中间变量及校验位信息,在提高编码并行... 详细信息

面向DVB-S2标准LDPC码,该文旨在实现一种基于FPGA的高效编码结构,提出一种快速流水线并向递归编码算法,可以显著提高编码数据信息吞吐率。同时,通过并向移位运算和并向异或运算的处理结构计算编码中间变量及校验位信息,在提高编码并行度的同时可有效减少存储资源的消耗。此外,针对动态自适应编码的情况优化了LDPC码编码存储结构,有效复用了数据存储单元和RAM地址发生器,进一步提高FPGA的硬件逻辑资源利用率。针对DVB-S2标准LDPC码,基于Stratix IV系列FPGA的验证结果表明,所提编码结构在系统时钟为126.17 MHz时,编码数据信息吞吐率达20 Gbps以上。

关键词： LDPC码编码结构 DVB-S2标准 FPGA

来源：评论

学校读者我要写书评

暂无评论

可编程逻辑阵列减少毛刺的低功耗布线算法

引用

计算机辅助设计与图形学学报 2010年第10期22卷 1664-1670页

作者：黄娟杨海钢李威谭宜涛崔秀海中国科学院电子学研究所可编程芯片与系统研究室北京100190 中国科学院研究生院北京100049

随着集成电路工艺的进步和集成度的提高,功耗成为制约FPGA发展的主要问题.为此提出一种减少毛刺的FPGA低功耗布线算法.通过修改代价函数,在布线过程中动态地调节信号的路径,使信号到达查找表输入端的时间基本趋于一致,从而减少毛刺,降... 详细信息

随着集成电路工艺的进步和集成度的提高,功耗成为制约FPGA发展的主要问题.为此提出一种减少毛刺的FPGA低功耗布线算法.通过修改代价函数,在布线过程中动态地调节信号的路径,使信号到达查找表输入端的时间基本趋于一致,从而减少毛刺,降低电路的动态功耗.该算法从软件方面来减少毛刺,不需要增加任何硬件电路开销.在运算时间相同的情况下,将文中算法与VPR布线算法进行比较.实验结果表明,该算法平均能消除23.4%的毛刺,降低5.4%的功耗,而关键路径延时平均仅增加1%.

关键词： FPGA 低功耗布线毛刺代价函数动态功耗

来源：评论

学校读者我要写书评

暂无评论

改进的基于属性不变量生成和数学归纳法的时序逻辑优化算法

引用

计算机辅助设计与图形学学报 2012年第9期24卷 1232-1240页

作者：郝亚男杨海钢路宝珠崔秀海张茉莉中国科学院电子学研究所可编程芯片与系统研究室北京100190 中国科学院研究生院北京100049

为了在时序逻辑综合中使电路面积和关键路径延迟同时得到快速优化,提出一种改进的基于假设后验证的时序优化算法.在位并行随机模拟提取候选属性不变量之前,利用寄存器共享来降低初始候选不变量数目,以减少SAT程序的频繁调用;然后利用推... 详细信息

为了在时序逻辑综合中使电路面积和关键路径延迟同时得到快速优化,提出一种改进的基于假设后验证的时序优化算法.在位并行随机模拟提取候选属性不变量之前,利用寄存器共享来降低初始候选不变量数目,以减少SAT程序的频繁调用;然后利用推测化简模型和改进的数学归纳法将基本条件和归纳步骤合并处理,有效地降低了电路规模和关键路径延迟,同时提高了算法运行速度.实验数据表明,文中算法使寄存器和节点规模平均下降41%和48%,关键路径延迟减小30%;与同类方法相比,该算法运行时间平均下降17%.

关键词：时序优化假设后验证位并行随机模拟寄存器共享推测化简模型

来源：评论

学校读者我要写书评

暂无评论

基于区域重组的异构FPGA工艺映射算法

引用

计算机辅助设计与图形学学报 2012年第8期24卷 1027-1037页

作者：路宝珠杨海钢郝亚男张茉莉崔秀海中国科学院电子学研究所可编程芯片与系统研究室北京100190 中国科学院研究生院北京100049

传统异构FPGA工艺映射算法一般不打破实现专用功能和查找表功能的子网表之间的层次边界,因而缩小了映射的优化空间.为此提出一种利用区域重组打破单元间层次边界的异构FPGA工艺映射算法.首先利用贪心策略实现FPGA多单元的映射,即优先使... 详细信息

传统异构FPGA工艺映射算法一般不打破实现专用功能和查找表功能的子网表之间的层次边界,因而缩小了映射的优化空间.为此提出一种利用区域重组打破单元间层次边界的异构FPGA工艺映射算法.首先利用贪心策略实现FPGA多单元的映射,即优先使用性能好的专用功能单元;然后利用标记锥实现子网表之间的区域重组,打破专用功能单元和查找表之间的层次边界,减小了映射结果的面积和延迟开销.实验结果表明,与公认的ABC中的工艺映射算法相比,该算法能平均减少逻辑单元面积12.2%,减少电路关键路径延时2.5%.

关键词： FPGA 异构FPGA工艺映射专用功能单元区域重组标记锥

来源：评论

学校读者我要写书评

暂无评论

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案：

请选择收藏分类：

通借通还

建议与咨询 留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案： 新增检索档案 确定 取消

请选择收藏分类： 新增自定义分类 确定 取消

通借通还

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

请选择保存的检索档案：

请选择收藏分类：