检索结果-内蒙古大学图书馆

计算机工程 2014年第4期40卷 295-300,304页

作者：孙公瑾安虹范东睿中国科学技术大学计算机科学与技术学院合肥230027 中国科学院计算技术研究所计算机体系结构国家重点实验室北京100190

运动估计是视频编码过程中最为复杂和耗时的阶段。为分析和优化其性能,从多个流行的开源视频编码器中提取出单独的运动估计算法模块,根据视频分辨率和视频内容的不同建立程序输入集,从而构成一套完整的测试程序集合。利用性能分析工具... 详细信息

运动估计是视频编码过程中最为复杂和耗时的阶段。为分析和优化其性能,从多个流行的开源视频编码器中提取出单独的运动估计算法模块,根据视频分辨率和视频内容的不同建立程序输入集,从而构成一套完整的测试程序集合。利用性能分析工具对算法性能和微体系结构性能进行量化分析,给出这些算法在当今主流处理器体系结构上的性能差异。实验结果表明,复杂视频和高分辨率视频下的运动估计算法耗时最长,且大部分算法的指令级并行性没有太大差异。算法最后一级高速缓存的缺失率和分支误预测率都较低,分别在0.01%和7%以下。

关键词：视频编码运动估计钻石搜索六边形搜索视频内容分辨率微结构

来源：评论

学校读者我要写书评

暂无评论

动态二进制翻译中间接跳转的热点跟踪及其一致性维护优化

引用

高技术通讯 2014年第5期24卷 443-451页

作者：张晓春高翔郭崎刘宏伟靳国杰孟小甫计算机体系结构国家重点实验室北京100190 中国科学院计算技术研究所北京100190 中国科学院大学北京100049 龙芯中科技术有限公司北京100190 IBM中国研究院北京100094

针对动态二进制翻译(DBT)系统对地址转换过程进行一致性维护的基于锁操作的传统方法会在单线程和多线程执行中都造成严重的执行开销的问题,提出了优化一致性维护的机制,通过跟踪热点跳转,在命中率较高的热点跳转的地址转换过程中,避免... 详细信息

针对动态二进制翻译(DBT)系统对地址转换过程进行一致性维护的基于锁操作的传统方法会在单线程和多线程执行中都造成严重的执行开销的问题,提出了优化一致性维护的机制,通过跟踪热点跳转,在命中率较高的热点跳转的地址转换过程中,避免使用锁操作,仅在检测到并发读写冲突时进行冗余的地址转换。为实现上述检测过程,提出了指令执行时序和地址转换数据的优化设计方法。在基于Godson-3处理器的X86模拟平台上,实验结果显示,优化机制极大地提高了二进制翻译的执行效率,在SPEC CPU2000/2006单线程测试中能够降低平均27.7%(1.8%到58.5%)的执行开销,在NPB多线程测试中能够降低平均18.4%(3.3%到64.6%)的执行开销。

关键词：动态二进制翻译(DBT) 间接跳转多线程一致性维护热点跟踪

来源：评论

学校读者我要写书评

暂无评论

一种基于编码的提高PCM使用寿命方法

引用

高性能计算技术 2014年第1期 54-61页

作者：王亚楠陈荔城陈明宇中国科学院计算技术研究所计算机体系结构国家重点实验室北京 100190 中国科学院大学北京 100049 中国科学院计算技术研究所计算机体系结构国家重点实验室北京 100190

随着大数据时代的来临,大数据处理对内存容量的需求快速增长,而传统的DRAM内存容量增长速度无法满足现代计算机系统的需求,内存容量已经成为系统的瓶颈之一.PCM作为新型的内存材料,能够提供比DRAM更高的单位面积存储容量和更低的平均功... 详细信息

随着大数据时代的来临,大数据处理对内存容量的需求快速增长,而传统的DRAM内存容量增长速度无法满足现代计算机系统的需求,内存容量已经成为系统的瓶颈之一.PCM作为新型的内存材料,能够提供比DRAM更高的单位面积存储容量和更低的平均功耗,但是PCM也具有写寿命较短和写延迟较大的缺陷.为了提高PCM的使用寿命,本文提出了一种基于编码的数据存储方法,能够在1.5％的面积开销下,减少50％的写操作更新位数,从而大幅度提高PCM的使用寿命.

关键词： PCM 使用寿命编码

来源：评论

学校读者我要写书评

暂无评论

基于OpenCL的Kmeans算法的优化研究

引用

计算机科学与探索 2014年第10期8卷 1162-1176页

作者：吴再龙张云泉徐建良贾海鹏颜深根解庆春中国海洋大学信息科学与工程学院山东青岛266100 中国科学院计算技术研究所计算机体系结构国家重点实验室北京100190 中国科学院软件研究所并行软件与计算科学实验室北京100190

Kmeans算法是无监督机器学习中一种典型的聚类算法，是对已知数据集进行划分和分组的重要方法，在图像处理、数据挖掘、生物学领域有着广泛的应用。随着实际应用中数据规模的不断变大，对Kmeans算法的性能也提出了更高的要求。在充分考... 详细信息

Kmeans算法是无监督机器学习中一种典型的聚类算法，是对已知数据集进行划分和分组的重要方法，在图像处理、数据挖掘、生物学领域有着广泛的应用。随着实际应用中数据规模的不断变大，对Kmeans算法的性能也提出了更高的要求。在充分考虑不同硬件平台体系架构差异的基础上，系统地研究了Kmeans算法在GPU和APU平台上实现与优化的关键技术：片上全局同步高效实现，冗余计算减少全局同步次数，线程任务重映射，局部内存重用等，实现了Kmeans算法在不同硬件平台上的高性能与性能移植。实验结果表明，优化后的算法在考虑数据传输时间的前提下，在AMD HD7970 GPU上相对于CPU版本取得136.975～170.333倍的加速比，在AMD A10-5800K APU上相对于CPU版本取得22.2365～24.3865倍的加速比，有效验证了优化方法的有效性和平台的可移植性。

关键词：并行计算迭代算法跨平台

来源：评论

学校读者我要写书评

暂无评论

RISC指令集众核处理器功能验证与实现

引用

计算机工程与应用 2014年第21期50卷 54-58页

作者：朱博元刘高辉李政运安述倩西安理工大学自动化与信息工程学院西安710048 中国科学院计算技术研究所计算机体系结构国家重点实验室北京100190

众核技术已成为当前处理器体系结构发展的必然趋势,如何对众核处理器设计进行有效而充分的验证,成为当今IC设计验证领域的研究热点之一,也是众核处理器芯片能否成功流片的关键因素之一。目前工业界采用基于仿真的验证作为主要的验证方式... 详细信息

众核技术已成为当前处理器体系结构发展的必然趋势,如何对众核处理器设计进行有效而充分的验证,成为当今IC设计验证领域的研究热点之一,也是众核处理器芯片能否成功流片的关键因素之一。目前工业界采用基于仿真的验证作为主要的验证方式,重点介绍了以覆盖率为导向的RISC众核处理器的功能验证环境的整体设计,提出了"被动式"的验证思想,并采用"软硬件协同验证"的策略,最终达到每条指令都比对通过的验证目标,辅以后期阶段所引入的时序验证策略和功耗评估策略,完整地提出了一套芯片验证平台搭建和验证功能实现的方法流程。

关键词：众核处理器功能验证覆盖率时序验证功耗评估

来源：评论

学校读者我要写书评

暂无评论

关于多核/众核系统可扩展性趋势的探讨

关于多核/众核系统可扩展性趋势的探讨

引用

2014全国高性能计算学术年会

作者：李星吕方刘颖冯晓兵计算机体系结构国家重点实验室中国科学院计算技术研究所北京100190

主流的多核/众核并行系统的计算能力并非与其资源成正比,其可扩展性与架构、资源部署等均有一定联系.除此之外,来自核心软件——操作系统以及并行运行时库的影响也是不可忽视的,硬件结构与核心软件将共同影响并行系统性能的充分发挥.因... 详细信息

主流的多核/众核并行系统的计算能力并非与其资源成正比,其可扩展性与架构、资源部署等均有一定联系.除此之外,来自核心软件——操作系统以及并行运行时库的影响也是不可忽视的,硬件结构与核心软件将共同影响并行系统性能的充分发挥.因此,对这些因素的深入研究将有益于未来多核/众核结构的发展,促使其扬长避短.本文首先给出了三种真实多核/众核平台的可扩展性表现,然后采用量化的方法,分别从并行处理器结构、操作系统的角度对影响系统可扩展性的若干问题进行了深入分析.

关键词：并行处理器多核结构众核并行系统可扩展性

来源：评论

学校读者我要写书评

暂无评论

基于HPI的DSP SEFI检测方案

基于HPI的DSP SEFI检测方案

引用

第八届全国测试学术会议

作者：孙健杨恩山胡瑜李晓维计算机体系结构国家重点实验室中国科学院计算技术研究所北京100190 中国科学院大学北京100190 计算机体系结构国家重点实验室中国科学院计算技术研究所北京100190

数字信号处理芯片(DSP)广泛用于空间电子系统,而空间辐射造成的单粒子效应(SEE)一直是影响DSP可靠性的重要因素.随着工艺尺寸减小,SEE对DSP可靠性的影响更加显著.单粒子功能中断(SEFI)是一种少有发生可是一旦发生就会造成系统功能中断的... 详细信息

数字信号处理芯片(DSP)广泛用于空间电子系统,而空间辐射造成的单粒子效应(SEE)一直是影响DSP可靠性的重要因素.随着工艺尺寸减小,SEE对DSP可靠性的影响更加显著.单粒子功能中断(SEFI)是一种少有发生可是一旦发生就会造成系统功能中断的SEE.提出了利用外围模块对DSP SEFI进行故障检测的机制.由可编程逻辑门阵列(FPGA)作为外围模块,利用DSP的HPI接口,监控DSP的运行状态并进行SEFI检测.此方案的核心流程是:(1)FPGA主动向DSP发送非可屏蔽中断(NMI)信号,(2)DSP响应中断并向"状态映射区"更新运行时状态信息,(3)FPGA通过HPI读取DSP状态信息并对比"程序特征表"判断DSP是否正常.该方案能有效检测DSP的SEFI故障并能覆盖DSP的其他故障,同时对DSP可用性造成较小影响.

关键词：数字信号处理芯片单粒子功能中断故障检测流程设计

来源：评论

学校读者我要写书评

暂无评论

面向多核集群的MPI任务并行扩展

面向多核集群的MPI任务并行扩展

引用

2014全国高性能计算学术年会

作者：李士刚张云泉贾海鹏袁良计算机体系结构国家重点实验室中国科学院计算技术研究所北京 100190

非规则应用的任务并行化是高性能计算领域研究的热点.本文面向多核集群架构,对最流行的并行编程模型MPI进行扩展,使其有效支持非规则任务并行.主要研究内容及创新包括:在共享内存上对MPI单边通信进行优化,消除了额外内存拷贝开销;基于... 详细信息

非规则应用的任务并行化是高性能计算领域研究的热点.本文面向多核集群架构,对最流行的并行编程模型MPI进行扩展,使其有效支持非规则任务并行.主要研究内容及创新包括:在共享内存上对MPI单边通信进行优化,消除了额外内存拷贝开销;基于优化后的单边通信,实现了对等模式的分布式任务队列;提出了一种基于抽样分析的自适应任务粒度优化策略,防止细粒度任务的生成及粗粒度任务过早串行化;采用一种新式的异步工作窃取机制以平衡负载,有效地隐藏了工作窃取时的通信开销通过对BOTS任务并行基准测试程序的实验分析表明,相对于最新任务并行模型HotSLAW,MPI扩展任务并行具有明显性能提升.

关键词：高性能计算多点接口任务并行扩展多核集群架构

来源：评论

学校读者我要写书评

暂无评论

基于OpenCL的Viola-Jones人脸检测算法优化研究

基于OpenCL的Viola-Jones人脸检测算法优化研究

引用

2014全国高性能计算学术年会

作者：贾海鹏张云泉袁良李士刚中国科学院计算技术研究所计算机体系结构国家重点实验室北京 100084

Viola-Jones人脸检测算法的GPU实现版本,存在线程间负载不均衡的非规则特性.如果仅使用传统优化方法,人脸检测算法难以在GPU计算平台上达到较高性能.本文通过kernel合并、粗粒度并行、Persistent Thread、线程与任务动态映射、本地队列... 详细信息

Viola-Jones人脸检测算法的GPU实现版本,存在线程间负载不均衡的非规则特性.如果仅使用传统优化方法,人脸检测算法难以在GPU计算平台上达到较高性能.本文通过kernel合并、粗粒度并行、Persistent Thread、线程与任务动态映射、本地队列等优化方法的应用,突破了负载不均衡非规则特性导致的性能瓶颈,大幅提高了人脸检测算法在GPU计算平台上的性能.实验结果表明,与OpenCV2.4中高度优化的CPU版本在Intel Xeon X5550 CPU上的性能相比,优化后的算法在AMD HD7970和NVIDIA GTX680两个GPU计算平台上分别达到了11.24～20.27和9.24～17.62倍的加速比,实现了在不同GPU计算平台间的性能移植.

关键词：人脸检测算法优化负载不均衡现象图形处理器

来源：评论

学校读者我要写书评

暂无评论

一款用于多媒体处理的异构多核系统芯片的可测试性设计

一款用于多媒体处理的异构多核系统芯片的可测试性设计

引用

第八届全国测试学术会议

作者：刘辉聪孟海波李华伟邓家超李晓维计算机体系结构国家重点实验室中国科学院计算技术研究所北京100190 中国科学院大学北京100049 计算机体系结构国家重点实验室中国科学院计算技术研究所北京100190

随着集成电路工艺的发展,系统芯片(SoC)集成已成为超大规模集成电路的主流设计方法.SoC设计具有强调自顶向下设计、突出设计重用性、重视低功耗的特点,给集成电路的可测试性设计带来了严峻的挑战.本文针对一款用于多媒体处理的异构多核... 详细信息

随着集成电路工艺的发展,系统芯片(SoC)集成已成为超大规模集成电路的主流设计方法.SoC设计具有强调自顶向下设计、突出设计重用性、重视低功耗的特点,给集成电路的可测试性设计带来了严峻的挑战.本文针对一款用于多媒体处理的异构多核系统芯片DPU-m,提出了一套完整的可测试性设计方案,支持三种工作模式:功能模式、存储器内建自测试模式以及扫描测试模式,并进行了设计实现和评估.针对逻辑电路的可测试性设计,采用自顶向下的模块化设计思想,提出并实现了一种分布式与多路选择器相结合的测试访问机制,实验结果表明,DPU-m逻辑电路单固定型故障的测试覆盖率为98.58％,满足设计方要求;针对实速时延测试的需求,设计并实现了基于片上时钟生成器的时钟控制单元,可在片上支持不同时钟域、六种时钟频率的实速时延测试;针对存储器电路的自测试,设计并实现了串并行结合的存储器内建自测试结构,在最大测试功耗的约束下有效地减少了测试时间;进一步设计了顶层测试结果输出电路,满足了设计方要求的诊断分辨率,若以100MHZ的频率进行测试,测试时间为14ms.

关键词：系统芯片可测试性设计测试访问机制多媒体处理

来源：评论

学校读者我要写书评

暂无评论

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案：

请选择收藏分类：

通借通还

建议与咨询 留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案： 新增检索档案 确定 取消

请选择收藏分类： 新增自定义分类 确定 取消

通借通还

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

请选择保存的检索档案：

请选择收藏分类：