检索结果-内蒙古大学图书馆

2013年中国高性能计算机发展现状分析与展望

数据与计算发展前沿 2013年第6期 85-93页

作者：张云泉中国科学院计算技术研究所计算机体系结构国家重点实验室

本文根据2013年11月发布的中国高性能计算机TOP100排行榜的数据,对国内高性能计算机的发展现状从总体性能、制造商、行业领域等方面进行了深入分析。我们发现,由于天河二号超级计算机的发布,中国TOP100的平均Linpack性能已经从一年前的... 详细信息

本文根据2013年11月发布的中国高性能计算机TOP100排行榜的数据,对国内高性能计算机的发展现状从总体性能、制造商、行业领域等方面进行了深入分析。我们发现,由于天河二号超级计算机的发布,中国TOP100的平均Linpack性能已经从一年前的落后一年快速的变为比国际TOP500平均Linpack性能高的局面。在此基础上,根据十二届排行榜积累的性能数据和能够得到的其他公开历史数据,对未来几年中国大陆高性能计算机的发展趋势进行了分析预测。从预测可以看出,累计Linpack性能将在2013年到2014年间达到100Petaflops;峰值100Petaflops的机器将在2014年到2015年间出现;峰值Exaflops的机器将在2017年到2018年间出现。

关键词：高性能计算机 TOP100 排行榜性能分析

来源：评论

学校读者我要写书评

暂无评论

单精度浮点数累加和误差研究

引用

计算机应用 2013年第6期33卷 1531-1533,1539页

作者：陈天超冯百明兰州职业技术学院信息工程系兰州730070 中国科学院计算技术研究所计算机体系结构国家重点实验室北京100190 西北师范大学计算机科学与工程学院兰州730070

计算机中进行浮点数加法运算时,需要进行对阶和右规格化操作,该操作会进行舍入处理,这种处理过程会产生误差,浮点数累加运算会造成误差的累积,导致计算结果精度不够甚至计算结果错误。通过实验手段研究单精度浮点数累加过程中不同结合... 详细信息

计算机中进行浮点数加法运算时,需要进行对阶和右规格化操作,该操作会进行舍入处理,这种处理过程会产生误差,浮点数累加运算会造成误差的累积,导致计算结果精度不够甚至计算结果错误。通过实验手段研究单精度浮点数累加过程中不同结合顺序对浮点数累加和误差的影响,探索结合顺序导致计算误差的规律,为多核计算、GPU计算、多处理器计算等计算范型和计算结构提供选择结合方法的依据,便于发挥其并行计算的优势。

关键词：单精度浮点数累加和误差结合顺序右规格化

来源：评论

学校读者我要写书评

暂无评论

基于CUDA的BP算法并行化与实例验证

引用

计算机工程与应用 2013年第23期49卷 31-34,51页

作者：孙香玉冯百明杨鹏斐西北师范大学计算机科学与工程学院兰州730070 中国科学院计算技术研究所计算机体系结构国家重点实验室北京100190

CUDA是应用较广的GPU通用计算模型，BP算法是目前应用最广泛的神经网络模型之一。提出了用CUDA模型并行化BP算法的方法。用该方法训练BP神经网络，训练开始前将数据传到GPU，训练开始后计算隐含层和输出层的输入输出和误差，更新权重和... 详细信息

CUDA是应用较广的GPU通用计算模型，BP算法是目前应用最广泛的神经网络模型之一。提出了用CUDA模型并行化BP算法的方法。用该方法训练BP神经网络，训练开始前将数据传到GPU，训练开始后计算隐含层和输出层的输入输出和误差，更新权重和偏倚的过程都在GPU上实现。将该方法用于手写数字图片训练练实验，与在四核CPU上的训练相比，加速比为6．12～8．17。分别用在CPU和GPU上训练得到的结果识别相同的测试集图片，GPU上的训练结果对图片的识别率比CPU上的高0．05％～0．22％。

关键词：向后传播算法并行化计算统一设备架构手写数字训练

来源：评论

学校读者我要写书评

暂无评论

面向DSRC系统的5.8 GHz射频功率放大器设计

引用

微电子学 2013年第6期43卷 777-781,787页

作者：孙玲邢飞燕彭艳军南通大学江苏省专用集成电路设计重点实验室江苏南通226007 中国科学院计算技术研究所计算机体系结构国家重点实验室北京100190

基于SMIC 0.18μm RF CMOS工艺,设计了一种适用于DSRC系统的5.8GHz射频功率放大器。该电路采用两级差分的共源共栅结构,在共栅管处采用自偏置方法,提高了电路在大信号情况下的工作性能,在输出级采用有源电感补偿方法,提高了功率放大器... 详细信息

基于SMIC 0.18μm RF CMOS工艺,设计了一种适用于DSRC系统的5.8GHz射频功率放大器。该电路采用两级差分的共源共栅结构,在共栅管处采用自偏置方法,提高了电路在大信号情况下的工作性能,在输出级采用有源电感补偿方法,提高了功率放大器的线性度。版图后仿真结果表明,在3.3V电源电压下,该放大器在5.8GHz中心频率处的输出1dB压缩点达到18dBm,功率增益为20.8dB,最大功率附加效率PAE为17.3%,输出3阶互调点达到28.86dBm。

关键词： DSRC系统射频功率放大器线性度有源电感

来源：评论

学校读者我要写书评

暂无评论

2013年中国高性能计算机发展现状分析与展望

引用

科研信息化技术与应用 2013年第6期4卷 85-93页

作者：张云泉中国科学院计算技术研究所计算机体系结构国家重点实验室北京100190

关键词：高性能计算机 TOP100 排行榜性能分析

来源：评论

学校读者我要写书评

暂无评论

考虑时延偏差的数字电路时延测试综述

引用

集成技术 2013年第6期2卷 54-64页

作者：李华伟中国科学院计算技术研究所计算机体系结构国家重点实验室北京100190

先进集成电路工艺下,时延测试是数字电路测试的一项重要内容。各种时延偏差来源如小时延缺陷、工艺偏差、串扰、电源噪声、老化效应等,影响着电路的额定时钟频率,是时延测试中需要考虑的因素。文章在介绍电路时延偏差问题的各种来源的... 详细信息

先进集成电路工艺下,时延测试是数字电路测试的一项重要内容。各种时延偏差来源如小时延缺陷、工艺偏差、串扰、电源噪声、老化效应等,影响着电路的额定时钟频率,是时延测试中需要考虑的因素。文章在介绍电路时延偏差问题的各种来源的基础上,给出了针对不同的时延偏差问题所涉及的分析、建模、测试生成与电路设计等关键技术。进一步介绍了中国科学院计算技术研究所近年来在考虑时延偏差的数字电路时延测试方面所做的研究工作,包括:考虑串扰/电源噪声的时延测试、基于统计定时分析的测试通路选择、片上时延测量、超速测试、测试优化、在线时序检测等方面。文章最后对数字电路时延测试技术的发展趋势进行了总结。

关键词：数字电路时延测试工艺偏差测试生成时延测量超速测试

来源：评论

学校读者我要写书评

暂无评论

计算机系统容错设计简述

引用

集成技术 2013年第6期2卷 82-88页

作者：鄢贵海李晓维中国科学院计算技术研究所计算机体系结构国家重点实验室北京100190

高可靠计算机系统是是保证信息服务质量的基石。从第一台计算机ENIAC诞生起,可靠性就是计算机系统面临的主要挑战之一,容错设计是实现可靠性的有效途径,也是一项典型的跨计算机多个设计层次的系统科学。从底层的器件到顶层的应用程序,... 详细信息

高可靠计算机系统是是保证信息服务质量的基石。从第一台计算机ENIAC诞生起,可靠性就是计算机系统面临的主要挑战之一,容错设计是实现可靠性的有效途径,也是一项典型的跨计算机多个设计层次的系统科学。从底层的器件到顶层的应用程序,都存在优化可靠性的设计空间,每个层次的设计面向特定的可靠性设计挑战。文章将遵循自底向上的逻辑层次简述这些经典的设计方法。

关键词：计算机系统可靠性容错设计

来源：评论

学校读者我要写书评

暂无评论

虚拟桌面操作系统灾难离线检测与恢复

引用

计算机工程与设计 2013年第3期34卷 849-853页

作者：杨鹏斐高云伟冯百明陈旺虎展旭升西北师范大学数学与信息科学学院甘肃兰州730070 中国科学院计算技术研究所计算机体系结构国家重点实验室北京100190

针对虚拟桌面操作系统在遭受恶意攻击后灾难文件的检测和恢复问题,设计了基于Xen虚拟化技术的虚拟桌面操作系统引导文件和关键文件灾难恢复系统。该系统在离线状态下计算被检测镜像中引导文件和关键文件的特征码,将其与特权虚拟机中对... 详细信息

针对虚拟桌面操作系统在遭受恶意攻击后灾难文件的检测和恢复问题,设计了基于Xen虚拟化技术的虚拟桌面操作系统引导文件和关键文件灾难恢复系统。该系统在离线状态下计算被检测镜像中引导文件和关键文件的特征码,将其与特权虚拟机中对应备份文件的特征码比对,对灾难文件进行精确定位,再使用备份文件进行快速恢复。实验结果表明,该系统能快速有效性的检测和恢复虚拟桌面操作系统灾难文件。

关键词：虚拟桌面灾难离线检测恢复特征码比对

来源：评论

学校读者我要写书评

暂无评论

一种高效的多细胞分子动力学算法

引用

小型微型计算机系统 2013年第4期34卷 843-846页

作者：金明灿胡长军李建江李越韩载浩北京科技大学计算机与通信工程学院北京100083 计算机体系结构国家重点实验室中国科学院计算技术研究所北京100083 平壤机械大学信息工程学院朝鲜平壤70050 朝鲜理科大学化学学院朝鲜平壤70050

多细胞分子动力学算法是分子动力学模拟中普遍使用的并行算法.因为利用不同作用路径的多细胞分子动力学算法的消息传递次数彼此不同,利用作用路径能够优化消息传递次数.优化消息传递次数是一种设计高效并行算法的方法.因此,本文研究十... 详细信息

多细胞分子动力学算法是分子动力学模拟中普遍使用的并行算法.因为利用不同作用路径的多细胞分子动力学算法的消息传递次数彼此不同,利用作用路径能够优化消息传递次数.优化消息传递次数是一种设计高效并行算法的方法.因此,本文研究十六个不同的作用路径,推导出十六个表示消息传递次数的数学模型,并在高性能通信和负载平衡方面决定十六个模型中最好的.实验结果表明模型的平均正确率是99.1391%,它的一个时间步骤的并行效率比HS算法平均提高了5.16%,处理器数的增加和截断半径的优化提高其并行效率.

关键词：并行计算多细胞分子动力学算法作用路径消息传递次数

来源：评论

学校读者我要写书评

暂无评论

一种基于编码提高PCM使用寿命的方法

一种基于编码提高PCM使用寿命的方法

引用

第19届全国信息存储技术学术会议

作者：王亚楠陈荔城陈明宇中国科学院计算技术研究所计算机体系结构国家重点实验室北京100190 中国科学院大学北京100049 中国科学院计算技术研究所计算机体系结构国家重点实验室北京100190

随着大数据时代的来临,大数据处理对内存容量的需求快速增长,而传统的DRAM内存容量增长速度无法满足现代计算机系统的需求,内存容量已经成为系统的瓶颈之一.PCM作为新型的内存材料,能够提供比DRAM更高的单位面积存储容量和更低的平均功... 详细信息

随着大数据时代的来临,大数据处理对内存容量的需求快速增长,而传统的DRAM内存容量增长速度无法满足现代计算机系统的需求,内存容量已经成为系统的瓶颈之一.PCM作为新型的内存材料,能够提供比DRAM更高的单位面积存储容量和更低的平均功耗,但是PCM也具有写寿命较短和写延迟较大的缺陷.本文提出了一种基于哈夫曼编码的内存数据存储技术，可有效降低PCM写操作更新位数，该技术可以用于PCM中改善PCM写次数有限的问题，提高PCM的使用寿命，降低PCM的写操作的功耗。实验结果表明，在面积开销约为1.5％的情况下，可减少平均50%的写操作更新位数，最高情况下可减少98%的写操作更新位数。

关键词：相变存储器使用寿命编码技术哈夫曼编码

来源：评论

学校读者我要写书评

暂无评论

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案：

请选择收藏分类：

通借通还

建议与咨询 留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案： 新增检索档案 确定 取消

请选择收藏分类： 新增自定义分类 确定 取消

通借通还

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

请选择保存的检索档案：

请选择收藏分类：