检索结果-内蒙古大学图书馆

小型微型计算机系统 2017年第3期38卷 645-650页

作者：刘冰星邓玉辉暨南大学信息学院计算机科学系广州510632 中国科学院计算技术研究所计算机体系结构国家重点实验室北京100190

网络编码作为一种具有高可靠性和低冗余等优点的存储方案而被引入到分布式存储系统中,但是其数据更新过程的开销却很大.一些更新方案为了减少I/O开销而引入Log-based存储机制,而没有考虑优化网络带宽使用量.本文中,通过分析多个数据集,... 详细信息

网络编码作为一种具有高可靠性和低冗余等优点的存储方案而被引入到分布式存储系统中,但是其数据更新过程的开销却很大.一些更新方案为了减少I/O开销而引入Log-based存储机制,而没有考虑优化网络带宽使用量.本文中,通过分析多个数据集,发现了大部分更新数据块存在着多次更新的情况,针对这一现象,我们提出一种更新方案CUM,利用网络编码的线性特性和更新节点的缓存区域,将更新块和校验块的信息缓存起来,当数据块多次更新时则可以直接在缓存中读取信息来计算新的校验块,从而减少了到存储节点上读取数据的带宽使用量.本文在NCFS的基础上建立缓存更新模型,并在真实的数据集上对CUM进行测试.实验结果显示CUM相比当前广泛使用的Differential Update Model(DUM)在更新性能上有很大改进,带宽使用量减少最多达总量的30%,更新时间最多减少24.57%,更新速度最多提高1.326倍.

关键词：网络编码分布式存储系统再生码缓存数据更新

来源：评论

学校读者我要写书评

暂无评论

面向门级网表的VLSI三模冗余加固设计

引用

计算机工程与科学 2014年第12期36卷 2355-2360页

作者：徐冉冉孟海波桂小琰申小伟安述倩中国科学院计算技术研究所计算机体系结构国家重点实验室北京100190 北京理工大学信息与电子学院北京100081

航天器在宇宙空间易受粒子的影响而产生错误,三模冗余技术是一种有效的容错机制。但是,现有的三模冗余加固设计一般是一款芯片定制一套加固方案,无法做到通用性。提出一种功能无关的VLSI门级网表三模冗余加固通用设计方案。通过对时序... 详细信息

航天器在宇宙空间易受粒子的影响而产生错误,三模冗余技术是一种有效的容错机制。但是,现有的三模冗余加固设计一般是一款芯片定制一套加固方案,无法做到通用性。提出一种功能无关的VLSI门级网表三模冗余加固通用设计方案。通过对时序器件和组合逻辑器件进行不同的加固设计,实现三模冗余。根据对不同的工艺库的识别与理解,本方案还进行了驱动能力优化等。通过将上述方案工具化,并利用已有的众核处理器网表进行实验评估,全局时序器件加固面积增加为原始网表面积的185%,局部时序器件加固面积增加为原网表的1%-80%,加固方案可按设计需求配置。实验数据表明,加固后的网表中关键路径的平均时延增加为22.15%-22.86%,在设计需求配置下,性能可满足用户要求。

关键词：可靠性三模冗余时序单元组合逻辑门级网表

来源：评论

学校读者我要写书评

暂无评论

面向大数据应用的众核处理器缓存结构设计

引用

计算机工程与科学 2015年第1期37卷 28-35页

作者：万虎徐远超孙凤芸闫俊峰首都师范大学信息工程学院北京100048 中国科学院计算技术研究所计算机体系结构国家重点实验室北京100190

大规模数据排序、搜索引擎、流媒体等大数据应用在面向延迟的多核/众核处理器上运行时资源利用率低下,一级缓存命中率高,二级/三级缓存命中率低,LLC容量的增加对IPC的提升并不明显。针对缓存资源利用率低的问题,分析了大数据应用的访存... 详细信息

大规模数据排序、搜索引擎、流媒体等大数据应用在面向延迟的多核/众核处理器上运行时资源利用率低下,一级缓存命中率高,二级/三级缓存命中率低,LLC容量的增加对IPC的提升并不明显。针对缓存资源利用率低的问题,分析了大数据应用的访存行为特点,提出了针对大数据应用的两种众核处理器缓存结构设计方案,两种结构均只有一级缓存,Share结构为完全共享缓存,Partition结构为部分共享缓存。评估结果表明,两种方案在访存延迟增加不多的前提下能大幅节省芯片面积,其中缓存容量较低时,Partition结构优于Share结构,缓存容量较高时,Share结构要逐渐优于Partition结构。由于众核处理器中分配到每个处理器核的容量有限,因此Partition结构有一定的优势。

关键词：众核处理器大数据应用缓存设计访存行为数据中心

来源：评论

学校读者我要写书评

暂无评论

一种概率模型的Docker镜像删减策略

引用

小型微型计算机系统 2018年第9期39卷 1908-1913页

作者：周毅邓玉辉暨南大学信息学院计算机科学系广州510632 中国科学院计算技术研究所计算机体系结构国家重点实验室北京100190

如今容器技术在服务部署和DevOps应用越来越广泛,镜像作为运行环境的数据承载主体,为服务容器化提供了基础保证.但镜像往往占用很大存储空间,并且磁盘及网络I/O开销也很巨大.传统的解决方法主要是直接删除镜像中部分内容,缺点是可能会... 详细信息

如今容器技术在服务部署和DevOps应用越来越广泛,镜像作为运行环境的数据承载主体,为服务容器化提供了基础保证.但镜像往往占用很大存储空间,并且磁盘及网络I/O开销也很巨大.传统的解决方法主要是直接删除镜像中部分内容,缺点是可能会破坏镜像本身的功能.另外,传统方法都没有考虑镜像在本地存储时,通过共享镜像层来减少存储开销.在本文中,我们提出了一种镜像数据的删减策略,使得镜像在本地存储时,通过增大本地基础镜像复用率,减少镜像存储时的磁盘存储开销;对于要导出的镜像,我们先动态收集容器运行过程中访问到的文件,同时建立导出概率模型,预测可能需要的其他文件,实现对导出镜像按需构建,从而在减小导出镜像大小的同时,保证导出镜像的功能完整性.实验结果显示,在本地存储时,最多可以使存储空间开销节约8%;导出的镜像减小了61%.

关键词：容器技术 Docker 概率模型镜像删减

来源：评论

学校读者我要写书评

暂无评论

通过缓存压缩提高磁盘性能

引用

小型微型计算机系统 2016年第5期37卷 1102-1106页

作者：江文邓玉辉孟小华谢俊杰暨南大学信息科学技术学院计算机系广州510632 中国科学院计算技术研究所计算机体系结构国家重点实验室北京100190

过去的20年里面,主存与硬盘的性能差距以每年50%的速度飞速扩大.造成这种局面的主要原因是磁盘机械器件延迟导致的其性能提升缓慢(每年8%的性能提升).磁盘内部缓存管理对于磁盘的性能有着重要的影响,因为它起到平衡快总线与慢机械器件... 详细信息

过去的20年里面,主存与硬盘的性能差距以每年50%的速度飞速扩大.造成这种局面的主要原因是磁盘机械器件延迟导致的其性能提升缓慢(每年8%的性能提升).磁盘内部缓存管理对于磁盘的性能有着重要的影响,因为它起到平衡快总线与慢机械器件的中间栋梁作用.缓存介质一般为SRAM,成本昂贵并且容量低.因此,磁盘生产商不会给磁盘装备大容量的缓存.本文提出了一个新的思路来改善这个问题,通过压缩磁盘缓存,提高缓存有效容量以预取更多的数据.为了降低压缩所带来的复杂度与负作用,我们只压缩读请求服务后预取的数据.通过Disksim模拟实现,并测试合成负载,我们得到了较好的结果.实验证明,随着压缩率的改善,磁盘平均响应时间最大减少43.5%,命中率最高提高到3倍.

关键词：磁盘缓存缓存压缩高性能计算磁盘能耗

来源：评论

学校读者我要写书评

暂无评论

MFTL:一种基于固态盘系统非对齐更新数据的合并策略

引用

小型微型计算机系统 2018年第6期39卷 1359-1365页

作者：黄耀钦邓玉辉暨南大学信息学院计算机科学系广州510632 中国科学院计算技术研究所计算机体系结构国家重点实验室北京100190

基于NAND的闪存中由于其特殊的物理读写特性,使得固态盘内部广泛存在非对齐的数据存储,而这部分非对齐数据会导致系统产生额外的性能损耗和造成物理可用存储空间的浪费.基于固态盘中存在非对齐写更新操作提出一种MFTL缓存架构,其核心的... 详细信息

基于NAND的闪存中由于其特殊的物理读写特性,使得固态盘内部广泛存在非对齐的数据存储,而这部分非对齐数据会导致系统产生额外的性能损耗和造成物理可用存储空间的浪费.基于固态盘中存在非对齐写更新操作提出一种MFTL缓存架构,其核心的思想是利用写更新数据存储不对齐的特性,通过重新设计页级映射的FTL将缓存中不同逻辑数据页存在的非对齐更新数据合并为闪存页规格的大小后写回至闪存阵列中,可以节省由于写更新操作导致的额外读取操作的同时也充分减少实际的闪存写入次数,因而降低了底层处理请求队列的负载压力和相应增加了闪存的物理可用容量.通过SSDsim实现并测试相关负载后实验结果表明,与原FTL系统相比,提出的MFTL结构能够省略100%的非对齐写更新导致的额外读操作开销,并且充分减少了固态盘写入次数,从而扩大了可用存储容量和提高固态盘的写性能.

关键词：固态盘数据更新闪存缓存闪存转换层

来源：评论

学校读者我要写书评

暂无评论

适应宽温环境的集成电路低功耗实现技术

引用

计算机工程与设计 2016年第1期37卷 269-274,F0003页

作者：邱吉冰鄢贵海韩银和北京计算机技术及应用研究所北京100854 中国科学院计算技术所计算机体系结构国家重点实验室北京100190 中国科学院大学北京100049

在分析电路时序与温度、电压关系的基础上,提出基于延迟负反馈的硬件自适应电压调节结构。采用包含温度补偿的时延测量电路在线感知关键路径时序余量的变化,通过磁滞PID控制逻辑动态调节电压转换器的供电电压,使功能电路能够保证一定的... 详细信息

在分析电路时序与温度、电压关系的基础上,提出基于延迟负反馈的硬件自适应电压调节结构。采用包含温度补偿的时延测量电路在线感知关键路径时序余量的变化,通过磁滞PID控制逻辑动态调节电压转换器的供电电压,使功能电路能够保证一定的时序余量不发生时序违规,调低工作电压降低功耗。控制结构采用RTL实现,不需软件参与,应用于浮点运算器的实验结果表明,电路工作温度在-55℃~125℃范围内变化时,功耗减小29.6%,且不发生时序违,使用该技术的集成电路在不同温度下的功耗和电压需求与太阳能帆板-蓄电池的输出特性相适应,有利于能源的高效利用。

关键词：温度变化延迟测量自适应电压调节闭环控制低功耗

来源：评论

学校读者我要写书评

暂无评论

提升高性能计算程序性能可移植性的领域特定语言

引用

高技术通讯 2020年第2期30卷 141-149页

作者：李韦文渊博孙广中陈云霁中国科学技术大学计算机科学与技术学院合肥230026 计算机体系结构国家重点实验室(中国科学院计算技术研究所) 北京100190 上海寒武纪信息科技有限公司上海201203

高性能计算(HPC)应用程序大多基于标准函数库和编译制导语句进行编写,这种做法可以有效提升高性能计算应用的可编程性和可移植性。相比传统优化方法中针对单个函数库进行优化,本文的研究将优化注意力放到不同函数库调用之间,提出了一种... 详细信息

高性能计算(HPC)应用程序大多基于标准函数库和编译制导语句进行编写,这种做法可以有效提升高性能计算应用的可编程性和可移植性。相比传统优化方法中针对单个函数库进行优化,本文的研究将优化注意力放到不同函数库调用之间,提出了一种用于高性能函数库的领域特定语言及编译器,实现了对原始C代码的源代码到源代码优化,解决了因为胶水代码而产生的高性能计算程序性能可移植性欠佳的问题。实验结果表明,在真实应用中,使用支持该领域特定语言的编译器,在通用处理器硬件架构上,可以取得相比原始版本最高4.89倍的优化加速;而在实验性的异构高峰值加速器架构上,可以取得最高8.21倍的优化加速。

关键词：高性能计算(HPC) 可移植性胶水代码领域特定语言编译器

来源：评论

学校读者我要写书评

暂无评论

MRC:谐振时钟数字集成全局功耗优化方法

引用

高技术通讯 2023年第11期33卷 1146-1159页

作者：贾柯杨梁王剑计算机体系结构国家重点实验室(中国科学院计算技术研究所) 北京100190 中国科学院计算技术研究所北京100190 中国科学院大学北京100049 龙芯中科技术股份有限公司北京100190

本研究针对谐振时钟网络在集成电路设计中的数字化实现,提出了一种全局时钟功耗优化(MRC)方法,简化了谐振时钟网络在数字化设计中的集成过程。当前,依赖传统仿真工具构建谐振网络的仿真周期较长,且现有谐振电路模型无法满足快速设计与... 详细信息

本研究针对谐振时钟网络在集成电路设计中的数字化实现,提出了一种全局时钟功耗优化(MRC)方法,简化了谐振时钟网络在数字化设计中的集成过程。当前,依赖传统仿真工具构建谐振网络的仿真周期较长,且现有谐振电路模型无法满足快速设计与数字化建库要求。本文根据谐振电路三段式电路状态提出一种折线化模型降阶方法,可快速实现对当前各类谐振电路波形的准确刻画;本文同时基于此模型给出全局功耗优化目标函数,为电路选型提供指导。与12 nm Fin-FET工艺下实际电路的Spice后仿结果进行比较,本文模型精确度在90%以上,可以准确模拟实际功耗变化趋势,基于Matlab实现的优化方案相比Spice仿真提速10^(5)倍。

关键词：谐振时钟低功耗设计功耗模型设计方法学大规模集成电路时钟设计

来源：评论

学校读者我要写书评

暂无评论

动态二进制翻译中间接跳转的热点跟踪及其一致性维护优化

引用

高技术通讯 2014年第5期24卷 443-451页

作者：张晓春高翔郭崎刘宏伟靳国杰孟小甫计算机体系结构国家重点实验室北京100190 中国科学院计算技术研究所北京100190 中国科学院大学北京100049 龙芯中科技术有限公司北京100190 IBM中国研究院北京100094

针对动态二进制翻译(DBT)系统对地址转换过程进行一致性维护的基于锁操作的传统方法会在单线程和多线程执行中都造成严重的执行开销的问题,提出了优化一致性维护的机制,通过跟踪热点跳转,在命中率较高的热点跳转的地址转换过程中,避免... 详细信息

针对动态二进制翻译(DBT)系统对地址转换过程进行一致性维护的基于锁操作的传统方法会在单线程和多线程执行中都造成严重的执行开销的问题,提出了优化一致性维护的机制,通过跟踪热点跳转,在命中率较高的热点跳转的地址转换过程中,避免使用锁操作,仅在检测到并发读写冲突时进行冗余的地址转换。为实现上述检测过程,提出了指令执行时序和地址转换数据的优化设计方法。在基于Godson-3处理器的X86模拟平台上,实验结果显示,优化机制极大地提高了二进制翻译的执行效率,在SPEC CPU2000/2006单线程测试中能够降低平均27.7%(1.8%到58.5%)的执行开销,在NPB多线程测试中能够降低平均18.4%(3.3%到64.6%)的执行开销。

关键词：动态二进制翻译(DBT) 间接跳转多线程一致性维护热点跟踪

来源：评论

学校读者我要写书评

暂无评论

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案：

请选择收藏分类：

通借通还

建议与咨询 留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案： 新增检索档案 确定 取消

请选择收藏分类： 新增自定义分类 确定 取消

通借通还

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

请选择保存的检索档案：

请选择收藏分类：