检索结果-内蒙古大学图书馆

计算机工程与科学 2020年第10期42卷 1842-1851页

作者：姜尚志唐生林高希然花嵘陈莉刘颖山东科技大学计算机科学与工程学院山东青岛266590 中国科学院计算技术研究所计算机体系结构国家重点实验室北京100190

大气环流模式是研究全球气候变化及其成因的主要工具之一,在大规模异构众核的并行计算系统上高效地并行运行复杂的大气环流模式是一个具有挑战性的课题。Tend_lin是中国科学院大气物理研究所研发的第4代大气环流模式IAP AGCM-4中动力框... 详细信息

大气环流模式是研究全球气候变化及其成因的主要工具之一,在大规模异构众核的并行计算系统上高效地并行运行复杂的大气环流模式是一个具有挑战性的课题。Tend_lin是中国科学院大气物理研究所研发的第4代大气环流模式IAP AGCM-4中动力框架的热点过程,具有计算/通信比低的特点。面向国产大规模异构众核超算平台“神威·太湖之光”,用OpenACC和AceMesh 2种不同的并行编程接口对Tend_lin进行优化。重点介绍了如何用数据驱动的任务并行编程接口AceMesh对其进行加速,介绍了计算循环和通信代码的任务并行方法,讨论了如何放松通信资源共享,对比了单层任务图和嵌套任务图下的任务映射等优化问题。测试结果表明,相比OpenACC,AceMesh在16~1024进程的不同并行配置下获得了平均2倍左右的性能提升,最后详细分析了性能收益的来源。

关键词：大气环流模式高分辨率数据驱动的任务并行语言 OpenACC MPI

来源：评论

学校读者我要写书评

暂无评论

基于极大团的边缘云节点聚合算法

引用

计算机科学 2018年第4期45卷 60-65页

作者：朱金彬武继刚隋秀峰广东工业大学计算机科学与技术学院广州510006 中国科学院计算技术研究所计算机体系结构国家重点实验室北京100190

组合多个边缘云可以向用户提供更强大的云计算服务,在大量边缘云节点集合中选择适当的节点进行组合是一项具有挑战性的任务。该问题被建模成由云节点作为顶点、节点之间的链路作为边的资源拓扑图。云组合的构建过程等同于在该图中选择... 详细信息

组合多个边缘云可以向用户提供更强大的云计算服务,在大量边缘云节点集合中选择适当的节点进行组合是一项具有挑战性的任务。该问题被建模成由云节点作为顶点、节点之间的链路作为边的资源拓扑图。云组合的构建过程等同于在该图中选择子图的过程,这是一个NP完全问题。子图的选择策略是决定云组合性能的重要因素,现有的minStar算法贪心地选择节点之间通信延迟最小的子图,将最优资源分配给当前用户,导致了局部最优和全局性能不良的问题。鉴于此,提出基于极大团的边缘云资源分配算法,提取图中的极大团并将其划分为若干互不重叠的规模较小的完全子图,以子图为单位构建资源块,以资源块为单位进行资源的分配。实验结果表明,与minStar算法相比,新算法将全局最大通信延迟降至原来的50%。

关键词：边缘云云组合极大团资源块全局最优

来源：评论

学校读者我要写书评

暂无评论

考虑串扰的集成电路静态定时分析方法

引用

计算机工程与设计 2013年第11期34卷 3845-3850页

作者：王伟芳李华伟湘潭大学信息工程学院湖南湘潭411105 中国科学院计算技术研究所计算机体系结构国家重点实验室(筹) 北京100190

针对电路设计流程中静态定时问题,介绍了基于时间窗口和跳变图的考虑串扰的静态定时分析方法。通过判断受害线和侵略线的时间窗或跳变图是否有交叠,筛选出可能产生串扰效应的耦合线对;结合串扰延迟计算公式,将串扰引起额外时延加入通路... 详细信息

针对电路设计流程中静态定时问题,介绍了基于时间窗口和跳变图的考虑串扰的静态定时分析方法。通过判断受害线和侵略线的时间窗或跳变图是否有交叠,筛选出可能产生串扰效应的耦合线对;结合串扰延迟计算公式,将串扰引起额外时延加入通路时延中,从而使静态定时分析的结果更准确,并将该方法集成到一款商业EDA工具中。实验结果表明,该方法能更准确的表示最坏情况下的通路时延,相比于时间窗口的方法,跳变图增加了少许时间和空间开销,却能够多删除约24%的虚假耦合线对。

关键词：集成电路耦合电容串扰静态定时分析时延 EDA工具

来源：评论

学校读者我要写书评

暂无评论

基于指令模板的通用处理器约束随机指令生成方法

引用

计算机工程 2015年第10期41卷 309-313页

作者：刘婧王天成王健李华伟湘潭大学信息工程学院湖南湘潭411105 中国科学院计算技术研究所计算机体系结构国家重点实验室北京100190 中国科学院大学北京100049

随着集成电路设计的复杂度越来越高,功能验证成为设计流程中的瓶颈。而通用处理器是集成电路中功能最为复杂的设计之一,对其功能验证提出更高要求。为此,给出一种约束随机指令生成方法,对ARMv8处理器进行模拟验证。从指令集中提取指令模... 详细信息

随着集成电路设计的复杂度越来越高,功能验证成为设计流程中的瓶颈。而通用处理器是集成电路中功能最为复杂的设计之一,对其功能验证提出更高要求。为此,给出一种约束随机指令生成方法,对ARMv8处理器进行模拟验证。从指令集中提取指令模板,用指令模板生成合法的ARMv8指令,通过调整约束支持各种功能场景的验证。基于结果自动比对的验证环境,对处理器进行充分验证,发现58处设计错误,可用在后续的FPGA硬件仿真中。验证结果表明,该方法可得到90%的结构覆盖率。

关键词：功能验证通用处理器指令模板指令生成约束随机指令

来源：评论

学校读者我要写书评

暂无评论

用数据驱动的编程模型并行多重网格应用

引用

计算机科学 2020年第8期47卷 32-40页

作者：郭杰高希然陈莉傅游刘颖山东科技大学计算机科学与工程学院山东青岛266590 中国科学院计算技术研究所计算机体系结构国家重点实验室北京100190

多重网格是数值计算领域中一种加速迭代收敛的重要技术,被广泛应用。近年来,大规模并行计算系统向多核化、异构众核化发展,多重网格应用也亟须适应新的并行计算平台。文中采用一种数据驱动的任务并行语言AceMesh将遗产的NAS MG程序移植... 详细信息

多重网格是数值计算领域中一种加速迭代收敛的重要技术,被广泛应用。近年来,大规模并行计算系统向多核化、异构众核化发展,多重网格应用也亟须适应新的并行计算平台。文中采用一种数据驱动的任务并行语言AceMesh将遗产的NAS MG程序移植到“天河二号”和“神威·太湖之光”两种不同架构的国产超算平台上,展示了使用该语言对计算循环、通信代码的任务并行方法,验证了AceMesh语言的跨平台性能可移植性。文中定性地分析了该应用的任务图特征和计算-通信重叠的特点,并分别在两个并行计算平台上将其与现有编程模型MPI/OpenMP和MPI/OpenACC进行性能对比,分析了AceMesh任务图并行程序对访存性能和通信-计算重叠的优化效果。实验数据表明,相比传统的并行编程方法,AceMesh在“神威·太湖之光”和“天河二号”平台上分别最高获得了1.19X和1.85X的性能加速。最后,针对该应用在不同网格层的通信特点以及通信序列化导致大量通信不能隐藏的问题,提出了未来的研究方向。

关键词：多重网格 MPI遗产应用数据驱动的任务并行编程模型异构众核计算-通信重叠

来源：评论

学校读者我要写书评

暂无评论

可调节跳变概率硬件木马检测方法

引用

高技术通讯 2022年第2期32卷 111-121页

作者：卢新元许超陈华军章隆兵王玥计算机体系结构国家重点实验室(中国科学院计算技术研究所) 北京100190 中国科学院计算技术研究所北京100190 中国科学院大学北京100049 龙芯中科技术有限公司北京100190 黑龙江省公安厅黑龙江150008

研究了芯片设计和制造过程中的硬件木马植入方法和检测技术,考虑到现有的检测方法存在木马激活时间较长或面积开销较大的问题,提出一种可调节跳变概率的加速硬件木马检测方法。该方法根据电路拓扑结构,采用权值替换策略动态选择插入实... 详细信息

研究了芯片设计和制造过程中的硬件木马植入方法和检测技术,考虑到现有的检测方法存在木马激活时间较长或面积开销较大的问题,提出一种可调节跳变概率的加速硬件木马检测方法。该方法根据电路拓扑结构,采用权值替换策略动态选择插入实现跳变概率调节的二路选择器的顺序,提高电路中稀有节点的跳变概率,降低木马激活时间,加速硬件木马检测,优化了面积开销。在ISCAS’89基准电路的实验结果表明,同现有的加速木马检测方法相比,本文方法的面积开销节省了44.1%~68.9%,稀有节点的平均跳变概率提高了19.0%~49.1%,且电路规模越大,效果越明显。

关键词：硬件木马跳变概率稀有节点二路选择器加速木马检测结构

来源：评论

学校读者我要写书评

暂无评论

介度中心和PageRank算法应用场景分析

引用

计算机工程 2015年第12期41卷 299-304页

作者：王敏曹宝香王蕾冯晓兵曲阜师范大学信息科学与工程学院山东日照276800 中国科学院计算技术研究所计算机体系结构国家重点实验室北京100190

在复杂网络中,一般按照需求选取合适的关键点发现算法,常用的关键点发现算法分别是介度中心算法和PageRank算法。为了在特定应用场景下选取合适的关键点发现算法,选择7种不同类型网络下的16个真实数据集,分析比较介度中心算法和PageRan... 详细信息

在复杂网络中,一般按照需求选取合适的关键点发现算法,常用的关键点发现算法分别是介度中心算法和PageRank算法。为了在特定应用场景下选取合适的关键点发现算法,选择7种不同类型网络下的16个真实数据集,分析比较介度中心算法和PageRank算法在这些数据集上得到的关键点集合的差异,总结出2种关键点发现算法的应用场景。实验结果表明,介度中心算法适用于对整个网络影响力较大的关键点应用场景,PageRank算法适用于某个领域内熟知度较高的关键点应用场景。

关键词：关键点介度中心算法 PageRank算法差异领域应用场景

来源：评论

学校读者我要写书评

暂无评论

DTRC:针对变频时钟功耗优化片上谐振网络

引用

高技术通讯 2023年第5期33卷 447-458页

作者：贾柯陈烨波王成杨梁王剑计算机体系结构国家重点实验室(中国科学院计算技术研究所) 北京100190 中国科学院计算技术研究所北京100190 中国科学院大学北京100049 龙芯中科技术股份有限公司北京100190 中国科学技术大学先进技术研究院合肥230026

针对片上谐振时钟网络在变频环境下功耗优化能力减弱问题,提出了一种基于可调数字延时控制单元的谐振时钟网络结构———关断调节式谐振时钟电路(DTRC),该结构可有效改善谐振电路在变频环境下的整体功耗优化情况。产生这一问题的根本原... 详细信息

针对片上谐振时钟网络在变频环境下功耗优化能力减弱问题,提出了一种基于可调数字延时控制单元的谐振时钟网络结构———关断调节式谐振时钟电路(DTRC),该结构可有效改善谐振电路在变频环境下的整体功耗优化情况。产生这一问题的根本原因是在系统电感和电容值确定后,电路本征谐振频率固定,对于传统结构,当时钟工作频率偏移谐振频率,谐振电路功耗优化能力减弱,甚至恶化。本文在12 nm Fin-FET工艺下实现完整时钟分布网络(CDN),后仿结果表明,通过调整谐振电路驱动单元关断时间,在时钟1~5 GHz频率范围内,相比传统无谐振电路实现18%~46%功耗优化,相比已有谐振时钟电路实现13%~54%功耗优化。

关键词：谐振时钟低功耗电路动态频率调整(DFS) mesh 时钟分布网络(CDN)

来源：评论

学校读者我要写书评

暂无评论

基于SIMD的Square Root函数高性能实现与优化

引用

计算机工程与科学 2021年第4期43卷 662-669页

作者：赵永浩贾海鹏张云泉张思佳大连海洋大学信息工程学院辽宁大连116023 中国科学院计算技术研究所计算机体系结构国家重点实验室北京100190

在计算机图形学、积分计算和神经网络等应用场景中,平方根函数的高性能实现在构建处理器的基础软件生态中起到了十分重要的作用。随着ARM架构处理器得到广泛的使用,研究ARM架构下的函数快速算法实现变得更加关键。当前大量处理器都采用... 详细信息

在计算机图形学、积分计算和神经网络等应用场景中,平方根函数的高性能实现在构建处理器的基础软件生态中起到了十分重要的作用。随着ARM架构处理器得到广泛的使用,研究ARM架构下的函数快速算法实现变得更加关键。当前大量处理器都采用了SIMD架构,所以,研究基于SIMD实现高性能函数计算方法具有重要的研究意义和发展前景。因此,对平方根函数进行了高性能的实现与优化。通过分析IEEE 754标准的浮点数在内存中的存储格式,设计了高效的平方根函数算法;然后通过结合平方根倒数和泰勒公式算法,进一步提高了算法精度;最后通过SIMD优化进一步提升了算法性能。实验结果表明,在满足精度的前提下,相比于libm算法库,实现的平方根函数的,性能提高了约7倍,相比于ARM V8提供的计算平方根的指令在性能上提高了约3倍。

关键词：平方根函数 SIMD 高性能数值分析 ARM V8架构

来源：评论

学校读者我要写书评

暂无评论

基于推测机制异构多核处理器容错方法与仿真

引用

系统仿真学报 2019年第12期31卷 2685-2695页

作者：余世干唐志敏叶笑春范东睿中国科学院计算技术研究所计算机体系结构国家重点实验室北京100190 中国科学院大学计算机控制与工程学院北京100049 先进微处理器技术国家工程实验室四川成都610218 阜阳师范大学信息工程学院安徽阜阳236041

异构多核是处理器重要方向之一,却面临着瞬态故障频发问题,传统TMR(三模冗余)是主要解决办法,但有效率低,功耗高特点,提出基于推测机制高性能容错调度算法FTSAS。各异构核独立执行任务,记录最先完成核的状态值,采用前向推测法继续执行... 详细信息

异构多核是处理器重要方向之一,却面临着瞬态故障频发问题,传统TMR(三模冗余)是主要解决办法,但有效率低,功耗高特点,提出基于推测机制高性能容错调度算法FTSAS。各异构核独立执行任务,记录最先完成核的状态值,采用前向推测法继续执行下一任务,采用多数一致原则,由落后的核完成结果比较,保障系统可靠性。仿真实验表明,FTSAS比当前容错方法平均性能提高了12.9%,注入200个错误时,具有相近的容错效果,但FTSAS平均执行性能提高了11.4%,平均功耗降低了15.8%。

关键词：异构多核处理器推测机制容错调度

来源：评论

学校读者我要写书评

暂无评论

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案：

请选择收藏分类：

通借通还

建议与咨询 留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案： 新增检索档案 确定 取消

请选择收藏分类： 新增自定义分类 确定 取消

通借通还

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

请选择保存的检索档案：

请选择收藏分类：