检索结果-内蒙古大学图书馆

高技术通讯 2019年第5期29卷 423-431页

作者：李鹏王剑曾露王焕东计算机体系结构国家重点实验室(中国科学院计算技术研究所) 北京100190 中国科学院计算技术研究所北京100190 中国科学院大学北京100049 龙芯中科技术有限公司北京100095

本文提出了一种多核片上系统(MPSoC)主控式内存控制器预取方法来解决多IP核导致内存控制器端预取资源竞争的问题。该方法综合考虑了不同访存流预取的及时性和访存冲突性,将预取数据及时性差的访存流进行过滤,使之在stream buffer资源紧... 详细信息

本文提出了一种多核片上系统(MPSoC)主控式内存控制器预取方法来解决多IP核导致内存控制器端预取资源竞争的问题。该方法综合考虑了不同访存流预取的及时性和访存冲突性,将预取数据及时性差的访存流进行过滤,使之在stream buffer资源紧张的情况下不占用流缓冲空间,同时利用流缓冲地址记录表使得存在冲突的访存流优先使用stream buffer,进一步降低了访存冲突的概率。实验表明,该方法可以提升近20%的最大访存带宽,而对带宽需求小的访存IP核可以降低60%左右的访存延迟。

关键词：多核片上系统(MPSoC) 及时性访存冲突预取流缓冲

来源：评论

学校读者我要写书评

暂无评论

片上多核处理器的区域共享的双粒度目录

引用

高技术通讯 2015年第7期25卷 669-676页

作者：曾露陈新科王焕东计算机体系结构国家重点实验室(中国科学院计算技术研究所)北京100190 中国科学院计算技术研究所北京100190 中国科学院大学北京100049 龙芯中科技术有限公司北京100190

研究了双粒度目录(DGD)下片上多核处理器的访存行为以及DGD对不同共享行为的目录开销,以进一步降低DGD结构的面积开销。针对DGD需要为共享缓存区域创建额外的块目录项的问题,提出了创新的区域共享的双粒度目录(RSDGD)结构。该结构可用... 详细信息

研究了双粒度目录(DGD)下片上多核处理器的访存行为以及DGD对不同共享行为的目录开销,以进一步降低DGD结构的面积开销。针对DGD需要为共享缓存区域创建额外的块目录项的问题,提出了创新的区域共享的双粒度目录(RSDGD)结构。该结构可用一个区域共享目录项同时维护最多3个共享者共享同一个缓存区域的一致性,从而能有效减少所需的块目录项数量,降低总的目录开销。实验结果表明,和原有的DGD相比,该结构平均减少了25%的目录空间需求,而仅产生了不到0.6%的性能损失。该结构有效地降低了芯片的面积开销,提高了目录结构的可伸缩性。

关键词：双粒度目录(DGD) 片上多核处理器缓存一致性区域共享目录一致性协议访存优化

来源：评论

学校读者我要写书评

暂无评论

基于FPGA模拟片上多核处理器的新方法

引用

高技术通讯 2014年第7期24卷 661-668页

作者：陈新科黄帅王焕东吴瑞阳曾露计算机体系结构国家重点实验室(中国科学院计算技术研究所) 北京100190 中国科学院计算技术研究所北京100190 中国科学院大学北京100049 龙芯中科技术有限公司北京100190

为了解决使用现场可编程门阵列(FPGA)进行大规模片上多核处理器模拟的容量限制难题,提出了一种新颖的FPGA模拟方法。该方法通过混合真实的处理器核与伪造的处理器核,使用1个或2个FPGA即可模拟整个片上多核处理器,而且可以有效克服FPGA... 详细信息

为了解决使用现场可编程门阵列(FPGA)进行大规模片上多核处理器模拟的容量限制难题,提出了一种新颖的FPGA模拟方法。该方法通过混合真实的处理器核与伪造的处理器核,使用1个或2个FPGA即可模拟整个片上多核处理器,而且可以有效克服FPGA的容量限制问题,同时又不过多损害对多核处理器行为特征的有效模拟。用此方法实现了周期精确的全芯片模拟,并使用流片后的片上多核处理器芯片对此模拟方法进行了有效性验证。实验很容易地实现了50MHz以上的模拟速度,比基于相同设计的软件仿真快10万倍以上。模拟速度的大幅度提升,使得可以启动未经修改的Linux操作系统和运行完整的多用户SPEC CPU2006 train测试集。这种混合真实处理器核与伪造处理器核的模拟方法为片上多核处理器的功能验证和性能评估提供了一种简单高效的途径。

关键词：模拟仿真模型现场可编程门阵列(FPGA) 片上多核处理器伪造的处理器核

来源：评论

学校读者我要写书评

暂无评论

稀疏队列中的动态发射机制及电路实现

引用

高技术通讯 2017年第5期27卷 389-397页

作者：刘臻王剑赵鹏飞丁健平计算机体系结构国家重点实验室(中国科学院计算技术研究所) 北京100190 中国科学院计算技术研究所北京100190 中国科学院大学北京100049 龙芯中科技术有限公司北京100095

针对多运算部件处理器中非流水多拍指令堵塞非相关指令的问题,提出了一种动态发射机制,该机制可以在发射当拍根据空闲运算部件数量同时选中并发射多条指令,不必提前为指令分配运算部件。动态发射稀疏队列基于一种快速的N选M电路,利用电... 详细信息

针对多运算部件处理器中非流水多拍指令堵塞非相关指令的问题,提出了一种动态发射机制,该机制可以在发射当拍根据空闲运算部件数量同时选中并发射多条指令,不必提前为指令分配运算部件。动态发射稀疏队列基于一种快速的N选M电路,利用电流的大小来表征指令在队列内驻留时间的长短,通过灵敏电流放大器实现快速的筛选,最后经过RS触发器调整波形,利用NMOS放电网络得到指令位置的掩码。动态发射队列解决了运算部件冲突问题,提高了每时钟周期执行指令数(IPC),最大程度发挥全局队列的效能,其中的调度电路使用SMIC 40nm工艺实现,通过Hspice仿真验证,该电路工作频率可达8GHz。

关键词：发射队列动态发射稀疏发射队列 N选M 灵敏放大器

来源：评论

学校读者我要写书评

暂无评论

基于处理器硅前性能验证平台的基准程序库设计方法

引用

高技术通讯 2016年第8期26卷 713-718页

作者：张华亮刘宏伟刘天义中国科学院计算技术研究所计算机体系结构国家重点实验室北京100190 中国科学院大学北京100049 龙芯中科技术有限公司北京100190

提出了一种新的适用于处理器的硅前性能验证平台的基准程序实现方法。方法的主要思想是利用现成的广泛使用的测试程序集合,通过降低工作负载,采用基于基本块的划分、归并方式,将多个基于相同特征点的代码片段作为一个基准检测点,这些抽... 详细信息

提出了一种新的适用于处理器的硅前性能验证平台的基准程序实现方法。方法的主要思想是利用现成的广泛使用的测试程序集合,通过降低工作负载,采用基于基本块的划分、归并方式,将多个基于相同特征点的代码片段作为一个基准检测点,这些抽象的检测点构成了基准程序库。该方法将复杂的处理器内部行为的一致性判断转换为性能的宏观统计分析,充分利用了已有的权威测试基准集,无需重新编写性能验证平台的基准程序,既扩大了验证程序的规模,又节省了大量的劳动,同时可以针对验证样本通过分析系统自动展开验证工作,减少了人工核对的工作量。

关键词：基准测试程序集硅前性能验证处理器验证仿真加速器基本块验证平台基准程序库

来源：评论

学校读者我要写书评

暂无评论

基于RISC-V的FFmpeg多媒体算法库优化策略

引用

计算机工程 2023年第4期49卷 159-165,173页

作者：张桢梁军贾海鹏张云泉李青北京联合大学北京市信息服务工程重点实验室北京100101 中国科学院计算技术研究所计算机体系结构国家重点实验室北京100190

RISC-V处理器的广泛应用使得FFmpeg多媒体算法库在RISC-V平台上的高性能实现日益重要。提出一种基于RISC-V架构的系列优化策略,针对开源音视频多媒体FFmpeg算法库中不同特征和计算密度的算法,利用RISC-V指令集的扩展性对算法库中某些耗... 详细信息

RISC-V处理器的广泛应用使得FFmpeg多媒体算法库在RISC-V平台上的高性能实现日益重要。提出一种基于RISC-V架构的系列优化策略,针对开源音视频多媒体FFmpeg算法库中不同特征和计算密度的算法,利用RISC-V指令集的扩展性对算法库中某些耗时的算法进行指令加速和并行优化。在深入研究RISC-V开源架构的基础上,构建一个基于RISC-V开源架构的高性能FFmpeg算法库。针对不连续访存类算法、数据依赖类算法、数据快速转换类算法,从向量单元配置、向量化访存、汇编优化、指令流水优化4个方面出发,大幅提升FFmpeg算法库在RISC-V处理器上的性能。实验结果表明,采用以上优化策略后的FFmpeg算法库在基于RISC-V架构的XT-910芯片上的性能得到明显提升,其中的不连续访存类算法、数据依赖类算法、数据快速转换类算法的加速比分别为8.20、3.67、3.62。

关键词：开源指令集架构 FFmpeg多媒体算法库向量化访存汇编优化指令流水优化

来源：评论

学校读者我要写书评

暂无评论

一种用HT协议实现光纤传输的数据转换结构

引用

高技术通讯 2015年第6期25卷 561-566页

作者：梁华岳胡伟武中国科学院计算技术研究所计算机体系结构国家重点实验室北京100190 中国科学院大学北京100049 龙芯中科技术有限公司北京100190

进行了将Hyper Transport(HT)协议用于处理器光纤互连系统的研究,针对现有的处理器互连协议接口不能直接连接光纤传输系统的问题,设计了一种可配置的数据转换结构。该结构通过特定的3B/4B编码模块和相应的并转串电路,将原HT协议数据格... 详细信息

进行了将Hyper Transport(HT)协议用于处理器光纤互连系统的研究,针对现有的处理器互连协议接口不能直接连接光纤传输系统的问题,设计了一种可配置的数据转换结构。该结构通过特定的3B/4B编码模块和相应的并转串电路,将原HT协议数据格式转换成适用于光纤互连的数据格式。该结构的特点是数据格式可配置,编码简单,电路可复用,直流电流平衡性能高,对传输协议透明和适于高速逻辑实现。该结构的提出解决了处理器光纤互连过程中遇到的并行总线多、单路速率低、电流不平衡等问题,为处理器光纤互连提供了简捷的解决方案。采用此方案解决处理器光纤互连的数据格式问题尚属首次。

关键词：处理器光纤互连 3B/4B编码数据转换

来源：评论

学校读者我要写书评

暂无评论

用于多核同步优化的cache一致性协议设计

引用

高技术通讯 2013年第11期23卷 1110-1116页

作者：陈李维张广飞汪文祥王焕东李玲中国科学院计算机体系结构国家重点实验室北京100190 中国科学院计算技术研究所北京100190 中国科学院大学北京100049 龙芯中科技术有限公司北京100190

通过对多核同步过程中的访存行为进行分析,提出了一种识别同步类型的方法,并设计了一种实现同步优化的新的cache一致性协议。该协议增加了一个用于记录同步信息的cache状态,通过阻塞的方式可以让多个处理器核串行地完成同步操作,保证同... 详细信息

通过对多核同步过程中的访存行为进行分析,提出了一种识别同步类型的方法,并设计了一种实现同步优化的新的cache一致性协议。该协议增加了一个用于记录同步信息的cache状态,通过阻塞的方式可以让多个处理器核串行地完成同步操作,保证同步操作中原子指令能够顺利执行成功,从而大大减少由多核同步冲突引发的访存请求数量,将多核同步过程中的访存行为优化到了几乎最好的情况。实验结果表明,通过同步优化,这个新的cache一致性协议能够使多核同步的性能提升到接近最理想的结果。实验表明,相比传统的cache一致性协议,实验中采用的几个标准多核性能测试程序优化后的同步性能提升了1倍,而并行程序整体运行时间降低25%。

关键词：同步栅障锁 cache一致性协议片上多核处理器(CMPs)

来源：评论

学校读者我要写书评

暂无评论

基于半监督集成学习的多核设计空间探索

引用

北京航空航天大学学报 2018年第4期44卷 792-801页

作者：李丹丹姚淑珍王颖王森章谭火彬北京航空航天大学计算机学院北京100083 中国科学院计算技术研究所计算机体系结构国家重点实验室北京100190 南京航空航天大学计算机科学与技术学院南京211106 北京航空航天大学软件学院北京100083

随着处理器的系统结构日趋复杂,设计空间呈指数式增长,并且软件模拟技术极为费时,成为处理器设计的重要挑战。提出了一种结合集成学习和半监督学习技术的高效设计空间探索方法。具体而言,该方法包括2个阶段:使用均匀随机采样方法从处理... 详细信息

随着处理器的系统结构日趋复杂,设计空间呈指数式增长,并且软件模拟技术极为费时,成为处理器设计的重要挑战。提出了一种结合集成学习和半监督学习技术的高效设计空间探索方法。具体而言,该方法包括2个阶段:使用均匀随机采样方法从处理器设计空间中选择一小组具有代表性的设计点,通过模拟获得性能响应,从而组成训练数据集;提出基于半监督学习的AdaBoost(SSLBoost)模型预测未模拟的样本配置的响应,从而搜索最优的处理器设计配置。实验结果表明,与现有的基于人工神经网络和支持向量机(SVM)的有监督预测模型相比,SSLBoost模型能够使用更少的模拟样本构建出不差于现有方法性能的预测模型;而当模拟样本数量相同时,SSLBoost模型的预测精度更高。

关键词：设计空间探索半监督学习集成学习 AdaBoost 微处理器预测模型

来源：评论

学校读者我要写书评

暂无评论

异构多核的一种高性能容错调度方法与仿真

引用

系统仿真学报 2018年第11期30卷 4210-4219,4235页

作者：余世干唐志敏叶笑春张志敏中国科学院计算技术研究所计算机体系结构国家重点实验室北京100190 中国科学院大学计算机控制与工程学院北京100049 阜阳师范学院信息工程学院安徽阜阳236041

针对TMR(Three mode redundancy)在解决处理器瞬态故障时存在性能低下,功耗较高等问题,提出了一种考虑容错的面向异构多核的调度方法 TEAHFT,把任务划分为敏感性任务和具有容错性任务,其中敏感性任务以TMR方式执行,具有容错性任务以竞... 详细信息

针对TMR(Three mode redundancy)在解决处理器瞬态故障时存在性能低下,功耗较高等问题,提出了一种考虑容错的面向异构多核的调度方法 TEAHFT,把任务划分为敏感性任务和具有容错性任务,其中敏感性任务以TMR方式执行,具有容错性任务以竞争调度方式执行,如果未达到可靠性阈值的任务,则以TMR方式重新执行以满足系统可靠性要求。仿真实验表明,执行测试用例,TEAHFT比TMR,PB方法的性能平均提高了16.4%,注入100个错误时,TEAHFT与TMR,PB具有相近的容错效果,但是TEAHFT平均执行效率提升了14.1%,功耗平均降低了22.1%。

关键词：三模冗余异构多核竞争机制容错仿真

来源：评论

学校读者我要写书评

暂无评论

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案：

请选择收藏分类：

通借通还

建议与咨询 留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案： 新增检索档案 确定 取消

请选择收藏分类： 新增自定义分类 确定 取消

通借通还

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

请选择保存的检索档案：

请选择收藏分类：