检索结果-内蒙古大学图书馆

信息安全学报 2021年第6期6卷 1-16页

作者：曹元陆旭吴彦泽谢浩东乔云凯姚恩义陈帅叶靖河海大学物联网工程学院中国常州213000 华南理工大学微电子学院中国广州511442 人工智能与数字经济广东省实验室(广州) 中国广州511442 磐石安全实验室中国常州213000 中国科学院计算技术研究所计算机体系结构国家重点实验室中国北京100190

现有的密码体制大多基于RSA、ECC等公钥密码体制,在信息安全系统中实现密钥交换、数字签名和身份认证等,有其独特的优势,其安全性分别依赖于解决整数分解问题和离散对数问题的难度。近年来,随着量子计算机的快速发展,破解上述数学问题... 详细信息

现有的密码体制大多基于RSA、ECC等公钥密码体制,在信息安全系统中实现密钥交换、数字签名和身份认证等,有其独特的优势,其安全性分别依赖于解决整数分解问题和离散对数问题的难度。近年来,随着量子计算机的快速发展,破解上述数学问题的时间大幅减少,这将严重损害数字通信的安全性、保密性和完整性。与此同时,一个新的密码学领域,即后量子密码学应运而生,基于它的加密算法可以对抗量子计算机的攻击,因此成为近年来的热点研究方向。2016年以来,NIST向世界各地的研究者征集候选抗量子密码学方案,并对全部方案进行安全性、成本和性能的评估,最终通过评估的候选方案将被标准化。本文比较了NIST后量子密码学算法征集(第2轮、第3轮)的各个方案,概述目前后量子加密算法的主要实现方法:基于哈希、基于编码、基于格和基于多变量,分析了各自的安全性,签名参数及计算量的特点以及后期的优化方向。PQC算法在硬件实现上的挑战其一是算法规范的数学复杂性,这些规范通常是由密码学家编写的,关注的重点是其安全性而非实现的效率,其二需要存储大型公钥、私钥和内部状态,这可能会导致不能实现真正的轻量级,从而降低硬件实现的效率。本文重点介绍了目前后量子加密算法的硬件实现方式,包括PQC硬件应用程序编程接口的开发,基于HLS的抽象实现和基于FPGA/ASIC平台的硬件实现。PQC方案的硬件化过程中不仅需要算法的高效实现,同时需要抵抗针对硬件结构的侧信道攻击。侧信道攻击可以通过来自目标设备泄露的相关信息来提取密码设备的密钥。本文讨论了后量子加密算法在具体实现和应用中受到侧信道攻击类别和防御对策。

关键词：量子计算后量子密码加密算法硬件实现

来源：评论

学校读者我要写书评

暂无评论

前言

引用

信息安全学报 2021年第6期6卷 I0001-I0002页

作者：曹元田静叶靖河海大学物联网工程学院中国常州213000 南京大学电子科学与工程学院中国南京210023 中国科学院计算技术研究所计算机体系结构国家重点实验室中国北京100190

随着量子计算机的快速发展,经典密码算法受到了前所未有的挑战。为解决这个问题,一个新的密码学领域,即后量子密码学(Post-Quantum Cryptography,PQC)应运而生,基于它的加密算法可以对抗量子计算机的攻击。由于后量子密码算法通常运算... 详细信息

随着量子计算机的快速发展,经典密码算法受到了前所未有的挑战。为解决这个问题,一个新的密码学领域,即后量子密码学(Post-Quantum Cryptography,PQC)应运而生,基于它的加密算法可以对抗量子计算机的攻击。由于后量子密码算法通常运算量巨大,采用集成电路技术能够实现以较低资源开销获得满足应用需求的执行速度,当前已成为国内外研究的热门课题之一。本期专题旨在总结当前国内外研究趋势,并展示国内研究人员在后量子加密算法硬件实现上的最新研究成果。

关键词：量子计算机集成电路技术加密算法 Quantum 后量子密码密码算法密码学资源开销

来源：评论

学校读者我要写书评

暂无评论

设计错误注入验证方法综述

设计错误注入验证方法综述

引用

第十五届全国容错计算学术会议(CFTC'13)

作者：王健王天成李华伟李晓维中国科学院计算技术研究所计算机体系结构国家重点实验室北京100090 中国科学院大学北京100049 中国科学院计算技术研究所计算机体系结构国家重点实验室北京100090

设计错误注入在数字集成电路验证中广泛应用,可用于评估验证质量和指导激励生成.首先介绍设计错误注入验证方法的基本原理,然后介绍设计错误注入验证领域的主要研究方向,以及这些研究工作针对设计错误注入验证方法的3个最基本问题:设计... 详细信息

设计错误注入在数字集成电路验证中广泛应用,可用于评估验证质量和指导激励生成.首先介绍设计错误注入验证方法的基本原理,然后介绍设计错误注入验证领域的主要研究方向,以及这些研究工作针对设计错误注入验证方法的3个最基本问题:设计错误模型选择、设计错误注入和针对设计错误的激励生成所提出的解决方法.

关键词：数字集成电路功能验证设计错误注入激励生成

来源：评论

学校读者我要写书评

暂无评论

基于精化的可信执行环境内存隔离机制验证

引用

软件学报 2022年第6期33卷 2189-2207页

作者：靳翠珍张倩颖马雨薇李希萌王国辉施智平关永首都师范大学信息工程学院北京100048 高可靠嵌入式系统北京市工程研究中心(首都师范大学) 北京100048 计算机体系结构国家重点实验室(中国科学院计算技术研究所) 北京100190 电子系统可靠性技术北京市重点实验室(首都师范大学) 北京100048 电子系统可靠性与数理交叉学科国家国际科技合作示范型基地(首都师范大学) 北京100048

可信执行环境(trusted execution environment,TEE)基于硬件隔离机制,为安全敏感应用提供隔离的执行环境,保护敏感数据的安全性.内存隔离机制是TEE的关键机制之一,用于对安全内存和非安全内存进行隔离,并对安全内存实施访问控制,如果其... 详细信息

可信执行环境(trusted execution environment,TEE)基于硬件隔离机制,为安全敏感应用提供隔离的执行环境,保护敏感数据的安全性.内存隔离机制是TEE的关键机制之一,用于对安全内存和非安全内存进行隔离,并对安全内存实施访问控制,如果其安全性不能保证,可能造成存储在安全内存中的敏感数据泄露.为验证TEE内存隔离机制的安全性,针对基于ARM TrustZone技术构建的TEE,提出一种基于精化的可信执行环境内存隔离机制安全性验证方法.建立抽象模型和具体模型,并定义两种模型之间的精化关系,在证明精化关系成立和抽象模型满足信息流安全性的前提下,验证具体模型的信息流安全性.具体模型建模了TEE内存隔离机制的关键硬件和软件,包括TrustZone地址空间控制器、MMU和TrustZone monitor等,在定理证明器Isabelle/HOL中,验证了该模型满足无干扰、无泄露、无影响等信息流安全属性.

关键词： TEE 内存隔离机制形式化验证精化关系信息流安全性

来源：评论

学校读者我要写书评

暂无评论

一款基于SPARC V8指令集体系结构的系统芯片的功能验证

引用

南通大学学报（自然科学版） 2016年第4期15卷 9-16页

作者：杨爽王天成李华伟湘潭大学信息工程学院湖南湘潭411105 中国科学院计算技术研究所计算机体系结构国家重点实验室北京100190

处理器的设计越来越复杂,如何对处理器进行完备的功能验证面临着巨大的挑战.针对一款基于可扩展处理器架构(scalable processor architecture,SPARC)V8指令集体系结构的系统芯片进行验证,提取了该芯片的验证功能点,搭建了结果自动比对... 详细信息

处理器的设计越来越复杂,如何对处理器进行完备的功能验证面临着巨大的挑战.针对一款基于可扩展处理器架构(scalable processor architecture,SPARC)V8指令集体系结构的系统芯片进行验证,提取了该芯片的验证功能点,搭建了结果自动比对的验证平台.该平台采用定向测试用例生成和约束随机测试用例生成相结合的方式产生测试用例以支持各种功能场景的验证.项目仍处于验证实施过程中,目前已设计了170个测试用例,对125个验证功能点中的109个进行了覆盖,达到了84%的功能覆盖率,并发现了7处设计错误.

关键词：可扩展处理器架构系统芯片功能验证指令集体系结构功能点

来源：评论

学校读者我要写书评

暂无评论

基于硬件辅助的用户态并行程序记录方法

基于硬件辅助的用户态并行程序记录方法

引用

2012中国计算机大会

作者：唐士斌宋风龙王达李文明刘志勇中国科学院计算技术研究所计算机体系结构国家重点实验室北京100190 中国科学院研究生院北京100049 中国科学院计算技术研究所计算机体系结构国家重点实验室北京100190

程序调试工作的首要基础是错误可重现，然而并行程序执行过程存在天然的不确定性，尤其在多核必现并行程序的错误是一个巨大的挑战。现有的方法或记录整个系统的状态或需要细粒度插桩，存在可用性差与问题。本文首次提出一种基于硬件辅... 详细信息

程序调试工作的首要基础是错误可重现，然而并行程序执行过程存在天然的不确定性，尤其在多核必现并行程序的错误是一个巨大的挑战。现有的方法或记录整个系统的状态或需要细粒度插桩，存在可用性差与问题。本文首次提出一种基于硬件辅助的面向用户态并行程序的轻量级记录与重放方法，该方法通过软件协剧统调用与操作系统调度相关的序关系;利用硬件记录访存冲突，同时在记录过程中采用基于目录的方法来压纬在16核模拟平台上评估，本文提出的方法不仅方便了用户态并行程序调试，同时减少了81％的存储日志开销。

关键词：多核并行程序确定性重放访存冲突

来源：评论

学校读者我要写书评

暂无评论

Thread id Cache:一种多线程共享的低功耗高速缓存结构

Thread id Cache:一种多线程共享的低功耗高速缓存结构

引用

2013全国高性能计算学术年会

作者：范灵俊徐远超唐士斌郑亚松范东睿中国科学院计算技术研究所计算机体系结构国家重点实验室北京100190 中国科学院计算技术研究所计算机体系结构国家重点实验室北京100190 首都师范大学信息工程学院北京100048

近年来,功耗是处理器设计领域的关键问题之一.本文提出了一种针对多线程共享缓存通过过滤不必要缓存路(Way)访问来降低CPU动态功耗的缓存结构,称为Thread id Cache.通过设置和预先访问Thread id过滤器来排除每次访问发生时不同线程对组... 详细信息

近年来,功耗是处理器设计领域的关键问题之一.本文提出了一种针对多线程共享缓存通过过滤不必要缓存路(Way)访问来降低CPU动态功耗的缓存结构,称为Thread id Cache.通过设置和预先访问Thread id过滤器来排除每次访问发生时不同线程对组相联缓存同一组(Set)中其它线程私有数据块的访问.在128KB 8路Thread id Cache上对传统并行程序和大数据处理并行程序进行的测试表明,对于不同应用、不同执行线程数,69.8％-87.5％的缓存路访问可以得到消除,相应地,由于访问操作产生的同等的动态功耗可以被有效降低.

关键词：处理器设计多线程共享缓存结构动态功耗访问操作

来源：评论

学校读者我要写书评

暂无评论

基于OpenCL的Viola-Jones人脸检测算法优化研究

基于OpenCL的Viola-Jones人脸检测算法优化研究

引用

2014全国高性能计算学术年会

作者：贾海鹏张云泉袁良李士刚中国科学院计算技术研究所计算机体系结构国家重点实验室北京 100084

Viola-Jones人脸检测算法的GPU实现版本,存在线程间负载不均衡的非规则特性.如果仅使用传统优化方法,人脸检测算法难以在GPU计算平台上达到较高性能.本文通过kernel合并、粗粒度并行、Persistent Thread、线程与任务动态映射、本地队列... 详细信息

Viola-Jones人脸检测算法的GPU实现版本,存在线程间负载不均衡的非规则特性.如果仅使用传统优化方法,人脸检测算法难以在GPU计算平台上达到较高性能.本文通过kernel合并、粗粒度并行、Persistent Thread、线程与任务动态映射、本地队列等优化方法的应用,突破了负载不均衡非规则特性导致的性能瓶颈,大幅提高了人脸检测算法在GPU计算平台上的性能.实验结果表明,与OpenCV2.4中高度优化的CPU版本在Intel Xeon X5550 CPU上的性能相比,优化后的算法在AMD HD7970和NVIDIA GTX680两个GPU计算平台上分别达到了11.24～20.27和9.24～17.62倍的加速比,实现了在不同GPU计算平台间的性能移植.

关键词：人脸检测算法优化负载不均衡现象图形处理器

来源：评论

学校读者我要写书评

暂无评论

渗透缓存命中率诱导的缓存区域动态分配机制研究

引用

软件导刊 2020年第4期19卷 1-8页

作者：李灵枝胡九川叶笑春范东睿严龙北京交通大学计算机与信息技术学院北京100044 中国科学院计算技术研究所计算机体系结构国家重点实验室北京100190

为解决计算机体系结构性能瓶颈——存储墙问题,在依赖硬件技术和体系结构创新的同时,还需优化程序算法。传统算法主要以时间和空间复杂度作为衡量指标,未考虑计算机存储结构设置。延迟避免和延迟容忍机制是解决"存储墙"问题... 详细信息

为解决计算机体系结构性能瓶颈——存储墙问题,在依赖硬件技术和体系结构创新的同时,还需优化程序算法。传统算法主要以时间和空间复杂度作为衡量指标,未考虑计算机存储结构设置。延迟避免和延迟容忍机制是解决"存储墙"问题的新途径。借助一种新型缓存结构——渗透缓存可缓解该问题。利用延迟容忍机制,通过研究渗透缓存模型在处理器片上数据调配方式,提出一种依据历史访存命中率变化情况动态调控渗透缓存容量机制(以下简称动态渗透机制)。通过改进数据在渗透缓存上的调配策略,使缓存容量动态适应程序的数据特征,经过调整得出命中率更高的缓存结构配置方案。阐述了动态渗透机制原理与仿真实验模型架构。仿真实验结果表明,在SPLASH-2的部分测试集下,与传统缓存命中率相比较,平均提高了7.629%;以动态渗透机制得出的缓存容量配置方案命中率比传统缓存平均提高31.003%。即在缓存结构改进的动态渗透机制下,访存命中率得到提高,从而缓解了"存储墙"问题。

关键词：渗透缓存存储墙动态缓存分区缓存容量

来源：评论

学校读者我要写书评

暂无评论

性能不对称多核处理器负载均衡调度研究

性能不对称多核处理器负载均衡调度研究

引用

2013全国高性能计算学术年会

作者：徐远超谭旭范灵俊张志敏首都师范大学信息工程学院北京100048 中国科学院计算技术研究所计算机体系结构国家重点实验室北京100190 中国科学院计算技术研究所计算机体系结构国家重点实验室北京100190

在同等面积条件下,性能不对称异构多核处理器比同构多核处理器能具有更好的性能功耗比,实现这一目标的前提是操作系统要能够进行合理的任务分配和负载均衡.针对已有负载均衡调度算法存在的不足,基于现有Linux调度框架提出了一种全面的... 详细信息

在同等面积条件下,性能不对称异构多核处理器比同构多核处理器能具有更好的性能功耗比,实现这一目标的前提是操作系统要能够进行合理的任务分配和负载均衡.针对已有负载均衡调度算法存在的不足,基于现有Linux调度框架提出了一种全面的异构感知负载均衡策略,保证了处理器核负载均衡优先原则,无需定义阈值区分程序类别.在DVFS异构多核环境下测试表明,本文算法要优于现有部分算法,既能做到负载均衡又能实现异构感知.

关键词：性能不对称异构多核处理器负载均衡调度算法优化设计性能测试

来源：评论

学校读者我要写书评

暂无评论

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案：

请选择收藏分类：

通借通还

建议与咨询 留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案： 新增检索档案 确定 取消

请选择收藏分类： 新增自定义分类 确定 取消

通借通还

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

请选择保存的检索档案：

请选择收藏分类：