检索结果-内蒙古大学图书馆

计算机研究与发展 2013年第5期50卷 1100-1109页

作者：陈荔城崔泽汉包云岗陈明宇沈林峰梁祺中国科学院计算技术研究所计算机体系结构国家重点实验室(筹) 北京100190 中国科学院大学北京100049 IBM中国系统与科技开发中心北京100193

准确地获取应用程序在真实系统上运行的访存地址序列(traces)是进行内存系统调度及结构优化的基础.HMTT是自主研发的软硬件结合的内存监测分析系统,能够实时获取完整的全系统访存traces.但是得到的traces与应用程序上层事件之间存在语... 详细信息

准确地获取应用程序在真实系统上运行的访存地址序列(traces)是进行内存系统调度及结构优化的基础.HMTT是自主研发的软硬件结合的内存监测分析系统,能够实时获取完整的全系统访存traces.但是得到的traces与应用程序上层事件之间存在语义鸿沟问题,比如上层函数执行流与访存traces的同步问题.针对该问题提出了一种软硬件结合获取包含函数级别语义信息访存traces的方法,软件方面通过二进制插桩的方式,直接修改内存中的进程映像,在目标函数的入口及出口各插入标记tag访存指令,进而能够被HMTT卡监测并识别.采用二进制插桩不需要程序的源代码,不需要对程序重新编译链接,而且引入的运行开销很小.实验表明采用软硬件结合的方式能够有效地获取包含函数级别语义信息的访存traces,对于SPECCPU2006中的访存密集型程序引入的性能开销只是原程序的62%,而使用Pin工具的纯软件方式获取访存traces将导致至少10.4倍的性能开销.

关键词： HMTT 访存traces 函数级别语义鸿沟二进制插桩 ELF tag访存

来源：评论

学校读者我要写书评

暂无评论

开源芯片生态技术体系构建面临的机遇与挑战

引用

中国科学院院刊 2022年第1期37卷 24-29页

作者：包云岗孙凝晖中国科学院计算技术研究所北京100190 中国科学院大学计算机科学与技术学院北京100049 计算机体系结构国家重点实验室北京100190

近年来,开源指令集RISC-Ⅴ以其“指令集应该免费”(instruction sets want to be free)的宗旨得到全世界的广泛认可与积极投入。基于RISC-Ⅴ构建开源芯片生态,有望形成普惠世界的处理器芯片领域的“人类命运共同体”。开源芯片技术体系... 详细信息

近年来,开源指令集RISC-Ⅴ以其“指令集应该免费”(instruction sets want to be free)的宗旨得到全世界的广泛认可与积极投入。基于RISC-Ⅴ构建开源芯片生态,有望形成普惠世界的处理器芯片领域的“人类命运共同体”。开源芯片技术体系仍然面临诸多挑战,而中国具备很好的条件,应抓住机遇积极参与,为开源芯片生态技术体系的建设作出贡献。

关键词：开源芯片 RISC-Ⅴ 开源生态体系

来源：评论

学校读者我要写书评

暂无评论

基于极小碰集求解算法的测试向量集约简

引用

计算机研究与发展 2019年第11期56卷 2448-2457页

作者：欧阳丹彤陈晓艳叶靖邓召勇张立明吉林大学计算机科学与技术学院长春130012 计算机体系结构国家重点实验室(中国科学院计算技术研究所) 北京100190 符号计算与知识工程教育部重点实验室(吉林大学) 长春130012 中国科学院计算技术研究所北京100190

自动测试向量生成的目的是对特定的故障模型确定1个高质量测试向量集使得芯片(设计)的故障覆盖率达到期望值,在芯片测试中是非常重要的环节.TetraMAX ATPG 2018是众多ATPG工具中功能最强、最易于使用的自动测试向量生成工具,可以在很短... 详细信息

自动测试向量生成的目的是对特定的故障模型确定1个高质量测试向量集使得芯片(设计)的故障覆盖率达到期望值,在芯片测试中是非常重要的环节.TetraMAX ATPG 2018是众多ATPG工具中功能最强、最易于使用的自动测试向量生成工具,可以在很短的时间内生成具有高故障覆盖率的高质量测试向量集.提出基于极小碰集求解算法的极小完全测试向量集求解算法,通过对测试向量集约简问题重新建模,利用极小碰集求解算法对TetraMAX ATPG 2018产生的测试向量集进行约简.利用这一算法可以有效地缩减测试向量集规模,且保证其故障覆盖率不变,对降低芯片的测试成本有着重要的现实意义.实验针对固定型故障,结果表明:该算法具有良好的约简效果,而且可以保证所得测试向量集中不包含冗余的测试向量.

关键词：电路测试自动测试向量生成测试向量集约简故障覆盖率极小碰集固定型故障

来源：评论

学校读者我要写书评

暂无评论

面向异构多核处理器的FPGA验证

引用

计算机研究与发展 2021年第12期58卷 2684-2695页

作者：李小波唐志敏李文计算机体系结构国家重点实验室(中国科学院计算技术研究所) 北京100190 中国科学院大学计算机科学与技术学院北京100049 上海处理器技术创新中心上海200120

随着处理器架构的发展,高性能异构多核处理器不断涌现.由于高性能异构多核处理器的设计十分复杂,为了降低设计风险,缩短验证周期,提前进行软件开发,复现硅后问题等,通常需要搭建现场可编程门阵列(field programmable gate array,FPGA)... 详细信息

随着处理器架构的发展,高性能异构多核处理器不断涌现.由于高性能异构多核处理器的设计十分复杂,为了降低设计风险,缩短验证周期,提前进行软件开发,复现硅后问题等,通常需要搭建现场可编程门阵列(field programmable gate array,FPGA)的原型验证平台,并基于FPGA平台开展种类繁多,功能各异的软硬协同验证和调试工作.提出的基于同构FPGA平台对异构多核高性能处理器的FPGA调试、验证方法,有效地利用了异构多核处理器的架构特征,同构FPGA的对称特点,以层次化的方法自顶向下划分FPGA,自底向上构建FPGA平台.结合差速桥、自适应延迟调节、内嵌的虚拟逻辑分析仪(virtual logic analyzer,VLA)等技术可快速完成FPGA平台的点亮(bring-up)和部署.所提出的多核互补,核间替换模拟的调试SHELL等方法可以快速完整地对目标高性能异构多核处理器进行FPGA验证.通过该FPGA原型验证平台,成功地完成了硅前验证,软硬件协同开发和测试,硅后问题复现工作,并为下一代处理器架构设计提供了快速的硬件平台.

关键词：异构多核 FPGA原型验证差速桥自适应延迟调节虚拟逻辑分析仪核间替换模拟

来源：评论

学校读者我要写书评

暂无评论

一种新型信息基础设施:高通量低熵算力网(信息高铁)

引用

中国科学院院刊 2022年第1期37卷 46-52页

作者：徐志伟李国杰孙凝晖中国科学院计算技术研究所北京100190 计算机体系结构国家重点实验室北京100190 中国科学院大学计算机科学与技术学院北京100049

人类正在进入一个“人机物”三元融合的万物智能互联时代,需要一种新型信息基础设施,即全球规模的高通量低熵算力网,形象地简称为“信息高铁”。文章介绍了信息高铁的愿景,包括基础性需求、关键科学技术问题和系统结构。与互联网、云计... 详细信息

人类正在进入一个“人机物”三元融合的万物智能互联时代,需要一种新型信息基础设施,即全球规模的高通量低熵算力网,形象地简称为“信息高铁”。文章介绍了信息高铁的愿景,包括基础性需求、关键科学技术问题和系统结构。与互联网、云计算、大数据、物联网等现有网络计算系统相比,信息高铁的目标是原生支持“人机物”三元融合和低熵有序,降低系统无序的负面影响,提升系统通量与应用品质。

关键词： “人机物”融合系统低熵算力网高通量计算受限尾行为智能流

来源：评论

学校读者我要写书评

暂无评论

模块化片上系统中高级可扩展接口的死锁避免

引用

电子与信息学报 2023年第9期45卷 3175-3183页

作者：郭振江王焕东张福新肖俊华计算机体系结构国家重点实验室北京100190 中国科学院计算技术研究所北京100190 中国科学院大学计算机科学与技术学院北京100049 龙芯中科技术有限公司北京100190

模块化片上系统(MSoC)包含多个独立的IP组件及多个可能的子网络,这种异构集成的方式往往为片上网络(NoC)引入潜在的死锁。该文基于模块化异构系统MSoC研究了使用高级可扩展接口(AXI)协议的片上网络中3种类型的死锁。MSoC包含多种常见的... 详细信息

模块化片上系统(MSoC)包含多个独立的IP组件及多个可能的子网络,这种异构集成的方式往往为片上网络(NoC)引入潜在的死锁。该文基于模块化异构系统MSoC研究了使用高级可扩展接口(AXI)协议的片上网络中3种类型的死锁。MSoC包含多种常见的异构组件,以及由多个独立子网络集成的片上网络,能够充分反映真实芯片的复杂性和不规则性。该文发现除环形通道导致的死锁外,基于AXI的片上网络还涉及双重路径死锁和桥接死锁。该文还提出一种两阶段算法检测片上网络中可能存在的这3种死锁。相比于通用验证方法学(UVM)随机验证,使用该算法可以将检测时长从几个月缩短到几个小时,提高片上网络的可靠性和鲁棒性。

关键词：片上网络模块化片上系统死锁避免高级可扩展接口协议

来源：评论

学校读者我要写书评

暂无评论

“存储＋逻辑”3D集成电路的硅通孔可测试性设计

引用

计算机辅助设计与图形学学报 2014年第1期26卷 146-153页

作者：叶靖郭瑞峰胡瑜郑武东黄宇赖李洋李晓维中国科学院计算技术研究所计算机体系结构国家重点实验室北京100190 中国科学院大学北京100049 Synopsys Inc.Hillsboro OR 97124 USA Mentor Graphics Cooperation WilsonvilleOR 97070 USA

为了缩短硅通孔的测试时间,针对符合JESD229和IEEE1149.1边界扫描协议的"存储+逻辑"3D集成电路,提出一种硅通孔可测试性设计.首先在逻辑晶片上增加控制模块,用于控制存储晶片的边界扫描链;然后通过修改逻辑晶片上原有边界扫... 详细信息

为了缩短硅通孔的测试时间,针对符合JESD229和IEEE1149.1边界扫描协议的"存储+逻辑"3D集成电路,提出一种硅通孔可测试性设计.首先在逻辑晶片上增加控制模块,用于控制存储晶片的边界扫描链;然后通过修改逻辑晶片上原有边界扫描链结构,实现串联和并联2种与存储晶片边界扫描链连接的模式;最后在逻辑晶片上增加寄存器,以保存测试过程所使用的配置比特,控制整体测试流程.实验数据表明,该设计仅比原有的IEEE1149.1边界扫描电路增加了0.4%的面积开销,而测试时间缩短为已有工作的1?6.

关键词： 3D集成电路硅通孔可测试性设计 JEDEC协议JESD229 IEEE 1149 1协议

来源：评论

学校读者我要写书评

暂无评论

一种基于图形处理器压缩结构的预取结构设计

引用

高技术通讯 2022年第4期32卷 351-357页

作者：赵士彭张立志章隆兵计算机体系结构国家重点实验室(中国科学院计算技术研究所) 北京100190 中国科学院计算技术研究所北京100190 中国科学院大学北京100049

图形处理器(GPU)访存利用率已经成为影响其性能的关键瓶颈之一。在处理器设计中,访存的预取结构设计成为了提高访存利用率的主要方法之一。结合图形处理器的访存密集的特点,在提高预取性能的前提下,减小影响图形流水线正常效率成为热门... 详细信息

图形处理器(GPU)访存利用率已经成为影响其性能的关键瓶颈之一。在处理器设计中,访存的预取结构设计成为了提高访存利用率的主要方法之一。结合图形处理器的访存密集的特点,在提高预取性能的前提下,减小影响图形流水线正常效率成为热门的研究方向。本文基于一种图形处理器无损压缩的结构,提出了一套图形处理器的预取结构设计。本预取结构设计可在访存密集型的图形流水线中有效提高访存利用率,并不影响当前图形流水线的效率。实验结果表明,在Godson GPU图形处理器平台上,与传统预取结构相比,针对访存密集型测试程序,cache命中率可以提高15%以上。针对访存空闲的测试程序,该设计不会对流水线产生负面影响。

关键词：图形处理器(GPU) 访存子系统预取结构压缩结构

来源：评论

学校读者我要写书评

暂无评论

内存体系划分技术的研究与发展

引用

软件学报 2022年第2期33卷 751-769页

作者：邱杰凡华宗汉范菁刘磊浙江工业大学计算机科学与技术学院浙江杭州310023 计算机体系结构国家重点实验室Sys-Inventor Lab(中国科学院计算技术研究所) 北京100190

在多核计算机时代,多道程序在整个共享内存体系上的“访存干扰”是制约系统总体性能和服务质量的重要因素.即使当前内存资源已相对丰富,但如何优化内存体系的性能、降低访存干扰并高效地管理内存资源,仍是计算机体系结构领域的研究热点... 详细信息

在多核计算机时代,多道程序在整个共享内存体系上的“访存干扰”是制约系统总体性能和服务质量的重要因素.即使当前内存资源已相对丰富,但如何优化内存体系的性能、降低访存干扰并高效地管理内存资源,仍是计算机体系结构领域的研究热点.为深入研究该问题,详述将“页着色(page coloring)”内存划分技术应用于整个内存体系(包括Cache、内存通道以及内存DRAM Bank),进而消除了并行多道程序在共享内存体系上的访存干扰的一系列先进方法.从DRAM Bank、Channel与Cache以及非易失性内存(non-volatile memory,NVM)等内存体系中介质为切入点,层次分明地展开论述:首先,详述将页着色应用于多道程序在DRAM Bank与通道的划分,消除多道程序间的访存冲突;随后是将页着色应用于在内存体系中Cache和DRAM的“垂直”协同划分,可同时消除多级内存介质上的访存干扰;最后是将页着色应用于包含NVM的混合内存体系,以提高程序运行效率和系统整体效能.实验结果表明,所提内存划分方法提高了系统整体性能(平均5%-15%)、服务质量(QoS),并有效地降低了系统能耗.通过梳理和总结,较为全面地展现了内存体系划分技术的核心思想、关键技术、应用架构及发展脉络.对未来优化内存体系性能、服务器性能及服务质量相关的工作提供了参考.

关键词：页着色共享内存访存干扰内存划分

来源：评论

学校读者我要写书评

暂无评论

3D物体检测的异构方法

引用

计算机研究与发展 2021年第12期58卷 2748-2759页

作者：吕卓姚治成贾玉祥包云岗中国科学院计算技术研究所北京100190 计算机体系结构国家重点实验室(中国科学院计算技术研究所) 北京100190 数学工程与先进计算国家重点实验室郑州450001 郑州大学信息工程学院郑州450001 中国科学院大学北京100049

3D物体检测是计算机视觉的一个重要研究方向,在自动驾驶等领域有着广泛的应用.现有的前沿工作采用端到端的深度学习方法,虽然达到了很好的检测效果但存在着算法复杂度高、计算量大、实时性不够等问题.经过分析发现3D物体检测中的“部分... 详细信息

3D物体检测是计算机视觉的一个重要研究方向,在自动驾驶等领域有着广泛的应用.现有的前沿工作采用端到端的深度学习方法,虽然达到了很好的检测效果但存在着算法复杂度高、计算量大、实时性不够等问题.经过分析发现3D物体检测中的“部分任务”并不适合使用深度学习的方法进行解决,为此提出了一种基于异构方法的3D物体检测方法,该方法在检测过程中同时使用深度学习和传统算法,将检测过程划分为多任务阶段:1)利用深度学习方法从被检测图片中获取被检测物体的mask、物体类别等信息;2)基于mask,利用快速聚类方法从雷达点云空间中筛选出目标物体的表面雷达点;3)利用物体mask、类别、雷达点云等信息计算物体朝向、边框等信息,最终实现3D物体检测.对该方法进行了系统实现,称之为HA3D(a heterogeneous approach for 3D object detection).经实验表明:在针对汽车的3D检测数据集KITTI上,该方法与代表性的基于深度学习的3D物体检测方法相比,在检测精度下降接受范围内(2.0%),速度提升了52.2%,精确率与计算时间的比值提升了49%.从综合表现上来看,方法具有明显的优势.

关键词：深度学习自动驾驶实例分割聚类 3D物体检测

来源：评论

学校读者我要写书评

暂无评论

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案：

请选择收藏分类：

通借通还

建议与咨询 留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

请选择保存的检索档案： 新增检索档案 确定 取消

请选择收藏分类： 新增自定义分类 确定 取消

通借通还

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

请选择保存的检索档案：

请选择收藏分类：